КОРРЕЛЯЦИОННЫЙ ПРИЕМНИК ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ Российский патент 2015 года по МПК H04L27/10 

Изобретение относится к области радиотехники и может использоваться в широкополосных системах радиосвязи и радионавигации с шумоподобными сигналами с минимальной частотной модуляцией и дополнительной BOC-модуляцией (Binary Offset Carrier).

Известно устройство для корреляционного приема шумоподобных сигналов с минимальной частотной манипуляцией, содержащее блок фазовой синхронизации, включающий фазовый дискриминатор, петлевой фильтр и подстраиваемый генератор несущей частоты, блок кодовой синхронизации, который содержит временной дискриминатор, петлевой фильтр, управляемый тактовый генератор, формирователь опорных сигналов, управляемый фазовращатель, генератор кода, дешифратор, синтезатор квадратурных сигналов [Патент RU №2307474 С1, МПК H04L 27/227, 27.09.2007].

Недостаток известного устройства - невысокая помехоустойчивость, обусловленная применением некогерентной системы слежения за задержкой сигнала.

Известно устройство для корреляционного приема шумоподобных сигналов с минимальной частотной манипуляцией и дополнительной модуляцией ВОС, содержащее блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий семь перемножителей, вычитатель, сумматор, два интегратора и решающий блок, подстраиваемый генератор несущей частоты, петлевой фильтр, блок кодовой синхронизации, который содержит временной дискриминатор, петлевой фильтр, управляемый тактовый генератор, формирователь опорных сигналов, управляемый фазовращатель, генератор кода, дешифратор, синтезатор квадратурных сигналов и блок устранения неоднозначности, который содержит четыре перемножителя, четыре вычитателя, два интегратора, два фильтра нижних частот и командный блок [Патент RU №2431919 С1, МПК Н04В 1/10, 2006.01].

Недостаток известного устройства - значительные аппаратурные затраты, связанные с устранением аномальных ошибок кодовой синхронизации.

Наиболее близким техническим решением к предлагаемому является корреляционный приемник шумоподобных сигналов с минимальной частотной манипуляцией, содержащий блок фазовой синхронизации, включающий фазовый дискриминатор, первый петлевой фильтр и подстраиваемый генератор несущей частоты, а также блок кодовой синхронизации, включающий когерентный временной дискриминатор, второй петлевой фильтр, управляемый фазовращатель, делитель частоты, генератор кода, дешифратор и синтезатор опорных квадратурных сигналов [Патент RU №2374776 С2, МПК H04L 27/14, 2006.01].

Недостаток известного устройства - невысокая точность кодовой синхронизации вследствие аномальных ошибок, обусловленных многозначностью фазовой синхронизации.

Предлагаемое изобретение призвано решить задачу повышения точности кодовой синхронизации корреляционного приемника шумоподобных сигналов с минимальной частотной модуляцией.

Поставленная задача решается тем, что в корреляционном приемнике шумоподобных сигналов с минимальной частотной модуляцией, содержащем блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых объединены и являются входом корреляционного приемника, третий, четвертый, пятый и шестой перемножители, вычитатель и первый сумматор, первый и второй интеграторы, входы которых подключены к выходам вычитателя и первого сумматора соответственно, решающий блок, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы третьего и четвертого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные второй сумматор, третий интегратор и восьмой перемножитель, опорный вход которого подключен к выходу решающего блока, второй петлевой фильтр и управляемый фазовращатель, другой вход которого подключен к выходу делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а также генератор кода, к дополнительным выходам которого подключен дешифратор, к выходу которого подключены синхронизирующие входы первого, второго и третьего интеграторов, синтезатор квадратурных сигналов, подключенный по входу к выходу генератора кода, согласно изобретению блок кодовой синхронизации дополнительно содержит девятый и десятый перемножители, сигнальные входы которых подключены к выходам соответственно первого и второго перемножителей, а выходы которых объединены через второй сумматор, и формирователь опорных сигналов, содержащий последовательно соединенные первый знаковый элемент, вход которого подключен к первому выходу синтезатора квадратурных сигналов, и элемент задержки, второй знаковый элемент, вход которого подключен ко второму выходу синтезатора квадратурных сигналов, делитель частоты на два, фазовращатель на π/2, инвертор, а также одиннадцатый, двенадцатый, тринадцатый и четырнадцатый перемножители, при этом первые входы одиннадцатого и тринадцатого, двенадцатого и четырнадцатого перемножителей попарно объединены и подключены соответственно к выходам элемента задержки и второго знакового элемента, вторые входы одиннадцатого и четырнадцатого, двенадцатого и тринадцатого перемножителей попарно объединены и подключены соответственно к выходам фазовращателя на π/2 и инвертора, входы которых объединены и подключены к выходу делителя частоты на два, который входом подключен к выходу управляемого фазовращателя, а к выходам одиннадцатого и двенадцатого перемножителей соответственно подключены попарно объединенные опорные входы третьего и шестого, четвертого и пятого перемножителей фазового дискриминатора, к выходам тринадцатого и четырнадцатого перемножителей соответственно подключены опорные входы девятого и десятого перемножителей временного дискриминатора.

Введение перечисленных узлов с описанными связями позволяет по сравнению с прототипом повысить точность кодовой синхронизации корреляционного приемника шумоподобных сигналов с минимальной частотной модуляцией.

На фиг.1 приведена функциональная схема заявляемого устройства. Корреляционный приемник шумоподобных сигналов с минимальной частотной модуляцией содержит блок 1 фазовой синхронизации, вход которого является и входом корреляционного приемника, и блок 2 кодовой синхронизации.

Блок 1 фазовой синхронизации содержит фазовый дискриминатор 3, включающий первый 4₁ и второй 4₂ перемножители, сигнальные входы которых объединены, а опорные входы подключены соответственно к квадратурным выходам подстраиваемого генератора 5 несущей частоты в блоке 1 фазовой синхронизации. Фазовый дискриминатор 3 содержит также третий 4₃, четвертый 4₄, пятый 4₅, шестой 4₆ и седьмой 4₇ перемножители, вычитатель 6 и первый сумматор 7₁, первый и второй интеграторы 8₁ и 8₂, решающий блок 9. При этом сигнальные входы третьего 4₃ и пятого 4₅, четвертого 4₄ и шестого 4₆ перемножителей попарно объединены и подключены соответственно к выходам первого 4₁ и второго 4₂ перемножителей. Выходы третьего 4₃ и четвертого 4₄, пятого 4₅ и шестого 4₆ перемножителей объединены соответственно через вычитатель 6 и первый сумматор 7₁, к выходам которых подключены соответственно первый 8₁ и второй 8₂ интеграторы. Сигнальный вход седьмого перемножителя 4₇ подключен к выходу второго интегратора 8₂, опорный вход перемножителя 4₇ подключен к выходу решающего блока 9, входом соединенного с выходом первого интегратора 8₁, а выход перемножителя 4₇ подключен к входу первого петлевого фильтра 10₁, выходом соединенного с входом подстраиваемого генератора 5 несущей частоты. При этом выход решающего блока 9 является и выходом корреляционного приемника.

Блок 2 кодовой синхронизации содержит последовательно соединенные временной дискриминатор 11 и второй петлевой фильтр 10₂, выход которого соединен с управляющим входом управляемого фазовращателя 12, к выходу которого подключены последовательно соединенные генератор 13 кода и синтезатор 14 квадратурных сигналов. Блок 2 кодовой синхронизации содержит также формирователь 15 опорных сигналов, дешифратор 16, подключенный по входу к дополнительным выходам генератора 13 кода, делитель 17 частоты, вход которого соединен с первым квадратурным выходом подстраиваемого генератора 5 несущей частоты, а к выходу которого подключен сигнальный вход управляемого фазовращателя 12.

Временной дискриминатор 11 содержит второй сумматор 7₂, к выходу которого подключены последовательно соединенные третий интегратор 8₃ и восьмой перемножитель 4₈, а также девятый 4₉ и десятый 4₁₀ перемножители, сигнальные входы которых подключены соответственно к выходам первого 4₁ и второго 4₂ перемножителей в блоке 1 фазовой синхронизации, а выходы объединены через второй сумматор 7₂. При этом синхронизирующий вход интегратора 8₃ соединен с синхронизирующими входами интеграторов 8₁ и 8₂ и подключен к выходу дешифратора 16, а перемножитель 4₈ опорный входом подключен к выходу решающего блока 9, а выходом - соединен с входом второго петлевого фильтра 10₂.

Формирователь 15 опорных сигналов включает делитель 18 частоты на два, вход которого соединен с выходом управляемого фазовращателя 12, а выход которого подключен к объединенным входам фазовращателя 19 на π/2 и инвертора 20. Формирователь 15 опорных сигналов содержит также знаковые элементы 21₁ и 21₂, подключенные по входу соответственно к выходам синтезатора 14 квадратурных сигналов, элемент 22 задержки, входом соединеный с выходом знакового элемента 21₁, а также одиннадцатый 4₁₁, двенадцатый 4₁₂, тринадцатый 4₁₃ и четырнадцатый 4₁₄ перемножители. При этом первые входы одиннадцатого 4₁₁ и тринадцатого 4₁₃, двенадцатого 4₁₂ и четырнадцатого 4₁₄ перемножителей попарно объединены и подключены соответственно к выходам элемента 22 задержки и второго знакового элемента 21₂, а вторые входы перемножителей 4₁₁ и 4₁₄, 4₁₂ и 4₁₃ попарно объединены и подключены соответственно к выходам фазовращателя 19 на π/2 и инвертора 20. К выходам одиннадцатого 4₁₁ и двенадцатого 4₁₂ перемножителей соответственно подключены попарно объединенные опорные входы перемножителей 4₃ и 4₆, 4₄ и 4₅ фазового дискриминатора 3, а к выходам тринадцатого 4₁₃ и четырнадцатого 4₁₄ перемножителей соответственно подключены опорные входы перемножителей 4₉ и 4₁₀ временного дискриминатора 11.

Корреляционный приемник шумоподобных сигналов (ШПС) с минимальной частотной модуляцией работает следующим образом. Входной шумоподобный сигнал, модулированный цифровым сообщением D(t)∈[1, -1], поступает на перемножители 4₁ и 4₂, где перемножается с опорными квадратурными сигналами соответственно cos(ω₀t) и sin(ω₀t) частоты ω₀, равной средней частоте ШПС. Указанные сигналы вырабатываются подстраиваемым генератором 5 несущей частоты в блоке 1 фазовой синхронизации. Квадратурные видеочастотные сигналы с выходов перемножителей 4₁ и 4₂ поступают на попарно объединенные сигнальные входы перемножителей соответственно 4₃ и 4₅, 4₄ и 4₆ фазового дискриминатора 3, где перемножаются с опорными видеочастотными сигналами, генерируемыми формирователем 15 опорных сигналов блока 2 кодовой синхронизации. При идеальной кодовой синхронизации опорные сигналы являются точными копиями квадратурных видеочастотных компонентов I(t) и Q(t) принимаемого ШПС.

Результаты перемножения квадратурных составляющих входного и опорных сигналов объединяются в вычитателе 6 и сумматоре 7₁, образуя соответственно «косинусную» и «синусную» квадратурные составляющие, пропорциональные cos(φ) и sin(φ), где φ - фазовая ошибка системы синхронизации (составляющие удвоенной частоты ω₀ подавляются при последующей обработке). Интеграторы 8₁ и 8₂ в квадратурных каналах фазового дискриминатора 3 осуществляют интегрирование поступающих на их входы квадратурных составляющих сжатого по спектру сигнала на интервалах, равных периоду Т_п повторения ШПС. Сброс интеграторов 8₁ и 8₂ осуществляется с шагом T_п синхроимпульсами, вырабатываемыми дешифратором 16 в блоке 2 кодовой синхронизации.

Результаты z₁ и z₂ интегрирования в квадратурных каналах фазового дискриминатора 3, пропорциональные cos(φ) и sin(φ) соответственно, поступают на выходной перемножитель 4₇, формирующий сигнал ошибки Z_д(φ), пропорциональный фазовому рассогласованию принимаемого ШПС и опорных сигналов частоты ω₀. При этом составляющая z₂ поступает на сигнальный вход перемножителя 4₇ непосредственно, а составляющая z₁ поступает на опорный вход перемножителя 4₇ через решающий блок 9. Последний осуществляет оценку информационного символа путем преобразования sign(z₁) (знаковая функция), благодаря чему исключается влияние цифровой модуляции ШПС сообщением D(t) на формирование сигнала ошибки. Выход решающего блока 9 является выходом корреляционного приемника (выходом демодулятора цифрового сообщения D(t)).

Выходной сигнал петлевого фильтра 10₁ сглаживающего флуктуации сигнала ошибки Z_д(φ), обусловленные действием шума, используется для управления частотой и фазой опорных сигналов, формируемых подстраиваемым генератором 5 несущей частоты.

Блок 2 кодовой синхронизации работает следующим образом. Квадратурные видеочастотные сигналы с выходов перемножителей 4₁ и 4₂ поступают на сигнальные входы перемножителей соответственно 4₉ и 4₁₀ временного дискриминатора 11, где перемножаются с опорными сигналами, вырабатываемыми формирователем 15 опорных сигналов. При идеальной кодовой синхронизации опорные сигналы I_оп(t) и Q_оп(t) перемножителей 4₉ и 4₁₀ являются точными копиями квадратурных видеочастотных компонентов соответственно Q(t) и 1(t) принимаемого ШПС.

Результаты перемножения квадратурных составляющих входного и опорных сигналов объединяются в сумматоре 7₂, образуя составляющую, пропорциональную временному рассогласованию τ принимаемого и опорных видеочастотных сигналов. Выходной сигнал сумматора 7₂ интегрируется на интервалах, равных периоду Т_п повторения ШПС, в результате чего на выходе интегратора 8₃ образуется сигнал ошибки Z_д(τ), пропорциональный значению производной от автокорреляционной функции видеочастотного ШПС. Сигнал ошибки на текущем периоде ШПС поступает на сигнальный вход перемножителя 4₈, с помощью которого исключается влияние цифровой модуляции ШПС сообщением D(t). Достигается это путем подачи на опорный вход перемножителя 4₈ оценки информационного символа с выхода решающего блока 9. Петлевой фильтр 10₂ сглаживает флуктуации сигнала ошибки, формируя управляющий сигнал для управляемого фазовращателя 12. Меандровый сигнал тактовой частоты f_т формируется делителем 17 частоты путем деления несущей частоты f₀:

f_т=f₀/m, где m - целое.

На вход генератора 13 кода сигнал тактовой частоты поступает через управляемый фазовращатель 12.

Формируемая генератором 13 кода кодовая последовательность поступает на вход синтезатора 14 квадратурных сигналов, определяя знак приращения фазы π/2 на интервалах, равных длительности Т элемента кода. Дешифратор 16, подключенный к генератору 13 кода, формирует синхроимпульсы с частотой повторения

F_п=1/Т_п

для интеграторов 8₁, 8₂ и 8₃ фазового и временного дискриминаторов 3 и 11.

Формирователь 15 опорных сигналов работает следующим образом. На входы знаковых элементов 21₁ и 21₂ поступают видеочастотные сигналы I_4T(t) и Q_4T(t) соответственно с выходов синтезатора 14 квадратурных сигналов. Сигналы I_4T(t) и Q_4T(t) представляют собой действительную и мнимую составляющие комплексной огибающей ШПС с минимальной частотной модуляцией. Элементы каждого из сигналов имеют вид полуволны косинуса частоты f_т/4, причем каждый k-й элемент сигнала Q_4T(t) запаздывает на Т относительно k-го элемента сигнала I_4T(t). На выходах знаковых элементов 21₁ и 21₂ выделяются кодовые последовательности соответственно С(t) и S(t) с элементами длительности 2T, принимающими значения 1 или (-1).

Для формирования квадратурных видеочастотных компонентов I(t) и Q(t) опорного ШПС с дополнительной ВОС-модуляцией необходимо обеспечить временной сдвиг сигнала Q(t) относительно сигнала I(t) на четверть периода колебания полутактовой частоты f_т/2, вырабатываемого делителем 18 частоты на два. Для этого в канал формирования кодовой последовательности С включен элемент 22 задержки на T/2. Кодовая последовательность С c выхода элемента 22 задержки и кодовая последовательность S с выхода знакового элемента 21₂ поступают соответственно на первые входы перемножителей 4₁₁ и 4₁₃, 4₁₂ и 4₁₄, на вторые входы которых подаются квадратурные составляющие колебания полутактовой частоты f_т/2 с выходов соответственно фазовращателя 19 на π/2 и инвертора 20. На выходах перемножителей 4₁₁ и 41₂ формируются квадратурные опорные сигналы I(t) и Q(t) (с формой элементов каждого из сигналов в виде волны синуса частоты f_т/2), которые подаются соответственно на опорные входы перемножителей 4₃ и 4₆, 4₄ и 4₅ фазового дискриминатора 3 в блоке 1 фазовой синхронизации.

Опорные сигналы для временного дискриминатора 11 в блоке 2 кодовой синхронизации формируются аналогично опорным сигналам I(t) и Q(t) фазового дискриминатора 3, с той лишь разницей, что квадратурные составляющие полутактовой частоты f_т/2 меняются местами: для формирования сигнала I_оп(t) используется колебание с выхода инвертора 20, а для формирования сигнала Q_оп(t) - колебание с выхода фазовращателя 19 на π/2. С выходов перемножителей 4₁₃ и 4₁₄ опорные сигналы I_оп(t) и Q_оп(t) подаются соответственно на опорные входы перемножителей 4₉ и 4₁₀ временного дискриминатора 11.

В установившемся режиме работы точность кодовой синхронизации определяется фазовой ошибкой системы синхронизации. В силу периодичности дискриминационной характеристики фазового дискриминатора в установившемся режиме возможна статическая ошибка, кратная полупериоду T₀/2 несущей частоты. Для ее устранения (устранения многозначности фазовой синхронизации) используется контур регулирования, включающий временной дискриминатор 11, петлевой фильтр 10₂ и управляемый фазовращатель 12. При наличии статической ошибки вырабатывается управляющий сигнал, пропорциональный временному рассогласованию. Под действием этого сигнала колебание тактовой частоты сдвигается на целое число полупериодов T₀/2 в сторону опережения или запаздывания в зависимости от величины и знака управляющего сигнала, поступающего на управляемый фазовращатель 12 с выхода петлевого фильтра 10₂.

При этом ошибка слежения за задержкой в блоке кодовой синхронизации определяет достоверность правильного устранения многозначности фазовой синхронизации, при котором отсутствуют аномальные ошибки, кратные полупериоду T₀/2 несущей частоты.

Ошибка слежения за задержкой обратно пропорциональна эффективной ширине спектра сигнала, которая при использовании ШПС с дополнительной ВОС-модуляцией возрастает в два и более раз по сравнению с ШПС без ВОС-модуляции [Помехоустойчивость временных дискриминаторов шумоподобных сигналов с фазовой и частотной модуляцией /В.Н. Бондаренко, А.Г. Клевлин, В.И. Кокорин. // Радиотехника и электроника. - 2012. - Т.57. - №1. - С.59-66].

По сравнению с устройством-прототипом предлагаемое устройство позволяет повысить точность кодовой синхронизации корреляционного приемника шумоподобных сигналов с минимальной частотной модуляцией за счет повышения достоверности правильного устранения многозначности фазовой синхронизации.

Заявляемое устройство может быть реализовано на современной цифровой элементной базе, в частности, с использованием программируемых логических интегральных схем (ПЛИС).

Пример реализации синтезатора квадратурных сигналов с использованием накапливающего сумматора (аккумулятора фазы) и постоянного запоминающего устройства для хранения отсчетов квадратурных сигналов приведен в монографии [Цифровые системы фазовой синхронизации / М.И. Жодзишский, С.Ю. Сила-Новицкий, В.А. Прасолов и др.; Под ред. М.И. Жодзишского. - М.: Сов. Радио, 1980. - С.55-57].

Изобретение относится к области радиотехники и может использоваться в широкополосных системах радиосвязи и радионавигации с шумоподобными сигналами с минимальной частотной модуляцией и дополнительной BOC-модуляцией (Binary Offset Carrier). Технический результат заключается в повышении точности кодовой синхронизации корреляционного приемника шумоподобных сигналов с минимальной частотной модуляцией за счет повышения достоверности правильного устранения многозначности фазовой синхронизации. Корреляционный приемник шумоподобных сигналов с минимальной частотной модуляцией содержит блок фазовой синхронизации, блок кодовой синхронизации, включающий временной дискриминатор, генератор кода, к дополнительным выходам которого подключен дешифратор, синтезатор квадратурных сигналов и формирователь опорных сигналов, обеспечивающий устранение аномальных ошибок фазовой синхронизации, кратных полупериоду T₀/2 несущей частоты. 1 ил.

Корреляционный приемник шумоподобных сигналов с минимальной частотной модуляцией, содержащий блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых объединены и являются входом корреляционного приемника, третий, четвертый, пятый и шестой перемножители, вычитатель и первый сумматор, первый и второй интеграторы, входы которых подключены к выходам вычитателя и первого сумматора соответственно, решающий блок, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы третьего и четвертого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные второй сумматор, третий интегратор и восьмой перемножитель, опорный вход которого подключен к выходу решающего блока, второй петлевой фильтр и управляемый фазовращатель, другой вход которого подключен к выходу делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а также генератор кода, к дополнительным выходам которого подключен дешифратор, выходом соединенный с синхронизирующими входами первого, второго и третьего интеграторов, и синтезатор квадратурных сигналов, подключенный по входу к выходу генератора кода, отличающийся тем, что в блок кодовой синхронизации введены девятый и десятый перемножители, сигнальные входы которых подключены к выходам соответственно первого и второго перемножителей, а выходы которых объединены через второй сумматор, формирователь опорных сигналов, содержащий последовательно соединенные первый знаковый элемент, вход которого подключен к первому выходу синтезатора квадратурных сигналов, и элемент задержки, второй знаковый элемент, вход которого подключен к второму выходу синтезатора квадратурных сигналов, делитель частоты на два, фазовращатель на π/2, инвертор, а также одиннадцатый, двенадцатый, тринадцатый и четырнадцатый перемножители, при этом первые входы одиннадцатого и тринадцатого, двенадцатого и четырнадцатого перемножителей попарно объединены и подключены соответственно к выходам элемента задержки и второго знакового элемента, вторые входы одиннадцатого и четырнадцатого, двенадцатого и тринадцатого перемножителей попарно объединены и подключены соответственно к выходам фазовращателя на π/2 и инвертора, входы которых объединены и подключены к выходу делителя частоты на два, вход которого подключен к выходу управляемого фазовращателя, а к выходам одиннадцатого и двенадцатого перемножителей соответственно подключены попарно объединенные опорные входы третьего и шестого, четвертого и пятого перемножителей фазового дискриминатора, к выходам тринадцатого и четырнадцатого перемножителей соответственно подключены опорные входы девятого и десятого перемножителей временного дискриминатора.