ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2015 года по МПК G06F7/57 H03K19/173 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся их мажоритарный элементный базис и то, что, в частности, в упомянутом аналоге имеется не менее восьми мест пересечения соединений.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2475814, кл. G06F 7/57, 2013 г.), который содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор, группы ключей и реализует любую из пяти простых симметричных булевых функций τ₁, …, τ5, зависящих от пяти аргументов - входных двоичных сигналов x₁, …, x₅∈{0, 1}. Отметим, что для функции τ_j $$(j=\overline{1,5})$$ справедливо равенство

$${\tau }_j=\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i\ge j}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<j}\end{array}.(1)$$

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность устройства, обусловленная тем, что в прототипе имеется пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, двадцать один ключ и четыре места пересечения соединений.

Техническим результатом изобретения является упрощение устройства за счет сокращения количества ключей и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также уменьшения числа мест пересечения соединений при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор и группы ключей, в которых нечетные и четные ключи выполнены соответственно замыкающими и размыкающими, в k-й $$(k=\overline{1,2})$$ группе, содержащей пять ключей, вход и выход второго, вход и выход четвертого ключей соединены соответственно с входом третьего и выходом первого, входом пятого и выходом третьего ключей, в третьей группе вход и выход второго, выход четвертого ключей соединены соответственно с входом третьего и выходом первого, выходом третьего ключей, в четвертой группе выход второго ключа соединен с выходом первого ключа, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выход пятого ключа второй и выход третьего ключа третьей групп соединены соответственно с входом четвертого ключа третьей и входом второго ключа четвертой групп, а входы первого, третьего и пятого ключей первой группы соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, q-й $$(q=\overline{1,4})$$ информационный вход которого образован первым входом q-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей q-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор к выходу логического преобразователя, особенность заключается в том, что выход первого ключа четвертой группы соединен с выходом логического преобразователя, который содержит не более четырех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и не более четырех групп ключей, третью и четвертую из которых образуют соответственно четыре и два ключей.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит четыре элемента исключающее или 1₁, …, 1₄, резистор 2 и шестнадцать ключей 3₁₁, …, 3₂₄, причем все ключи сгруппированы в четыре группы так, что k-я $$(k=\overline{1,2})$$ , третья и четвертая группы содержат соответственно ключи 3_1k, …, 3_5k, ключи 3₁₃, …, 3₄₃ и ключи 3₁₄, 3₂₄, а ключи 3_1k 3_3k, 3_5k 3₁₃, 3₃₃, 3₁₄ и 3_2k 3_4k 3₂₃, 3₄₃, 3₂₄ выполнены соответственно замыкающими и размыкающими, вход и выход ключа 3_2k, вход и выход ключа 3_4k соединены соответственно с входом ключа 3_3k и выходом ключа 3_1k, входом ключа 3_5k и выходом ключа 3_3k, вход и выход ключа 3₂₃, выход ключа 3₄₃ соединены соответственно с входом ключа 3₃₃ и выходом ключа 3₁₃, выходом ключа 3₃₃, выход ключа 3₂₄ соединен с выходом ключа 3₁₄ и выходом логического преобразователя, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выходы ключей 3₅₂ и 3₃₃ соединены соответственно с входами ключей 3₄₃ и 3₂₄, а входы ключей 3₁₁, 3₃₁ и 3₅₁ соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, q-й $$(q=\overline{1,4})$$ информационный вход которого образован первым входом элемента 1_q, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей q-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор 2 к выходу ключа 3₁₄.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый настроечные и первый,…,четвертый информационные входы подаются соответственно необходимые управляющие сигналы ƒ₁, …, ƒ₄∈{0, 1} и входные двоичные сигналы x₁, …, x₄∈{0, 1}. Если на управляющем входе ключей m-й $$(m=\overline{1,3})$$ группы присутствует логическая «1» либо логический «0», то нечетные ключи этой группы соответственно замкнуты либо разомкнуты, а четные - соответственно разомкнуты либо замкнуты. Если на управляющем входе ключей четвертой группы присутствует логическая «1» либо логический «0», то ключ 3₁₄ (3₂₄) соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, имеем следующую таблицу

ƒ₁ ƒ₂ ƒ₃ ƒ₄ Z 1 x₅ 1 1 $$\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i\ge 1}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<1}\end{array}$$ 1 0 x₅ 1 $$\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i\ge 2}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<2}\end{array}$$ 0 1 1 x₅ $$\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i\ge 3}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<3}\end{array}$$ 0 1 x₅ 0 $$\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i\ge 4}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<4}\end{array}$$ 0 x₅ 0 0 $$\{\begin{array}{l}1при{\displaystyle \sum _{i=1}^5{x}_i=5}\\ 0при{\displaystyle \sum _{i=1}^5{x}_i<5}\end{array}$$

С учетом равенства (1) и данных, приведенных в таблице, операция, воспроизводимая предлагаемым логическим преобразователем, определяется выражением

$$Z=\{\begin{array}{l}{\tau }_1приf_1=f_3=f_4=1,f_2=x_5\\ {\tau }_2приf_1=f_4=1,f_2=0,f_3=x_5\\ {\tau }_3приf_1=0,f_2=f_3=1,f_4=x_5\\ {\tau }_4приf_1=f_4=0,f_2=1,f_3=x_5\\ {\tau }_5приf_1=f_3=f_4=0,f_2=x_5\end{array}$$ .

При этом он имеет три места пересечения соединений.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и устроен проще, чем прототип, поскольку имеет меньшие аппаратурные затраты и меньшее число мест пересечения соединений.

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов. Техническим результатом является упрощение устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор, шестнадцать ключей. 1 ил., 1 табл.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор и группы ключей, в которых нечетные и четные ключи выполнены соответственно замыкающими и размыкающими, причем в k-й группе, содержащей пять ключей, вход и выход второго, вход и выход четвертого ключей соединены соответственно с входом третьего и выходом первого, входом пятого и выходом третьего ключей, в третьей группе вход и выход второго, выход четвертого ключей соединены соответственно с входом третьего и выходом первого, выходом третьего ключей, в четвертой группе выход второго ключа соединен с выходом первого ключа, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выход пятого ключа второй и выход третьего ключа третьей групп соединены соответственно с входом четвертого ключа третьей и входом второго ключа четвертой групп, а входы первого, третьего и пятого ключей первой группы соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, q-й информационный вход которого образован первым входом q-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей q-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор к выходу логического преобразователя, отличающийся тем, что выход первого ключа четвертой группы соединен с выходом логического преобразователя, который содержит не более четырех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и не более четырех групп ключей, третью и четвертую из которых образуют соответственно четыре и два ключей.