ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2007 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2249844, кл. G 06 F 7/38, 2005 г.), которые реализуют любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2248034, кл. G 06 F 7/38, 2005 г.), который содержит одиннадцать мажоритарных элементов и реализует любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, при этом глубина схемы прототипа составляет Н=6.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, при сохранении глубины схемы прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что в него дополнительно введены восемь аналогичных упомянутым мажоритарных элементов, причем все мажоритарные элементы сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно три и четыре мажоритарных элемента, первые входы j-ых мажоритарных элементов первой - пятой групп объединены и образуют j-й настроечный вход логического преобразователя, четвертый настроечный вход которого образован объединенными первыми входами всех мажоритарных элементов шестой группы, в i-й группе выход первого и выход второго мажоритарных элементов соединены соответственно с вторым и третьим входами третьего мажоритарного элемента, выход третьего мажоритарного элемента первой группы и выходы третьих мажоритарных элементов второй - пятой групп подключены соответственно к второму входу первого и третьим входам первого - четвертого мажоритарных элементов шестой группы, в которой выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а выход четвертого мажоритарного элемента является выходом логического преобразователя.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁₁,..., 1₆₄, которые имеют по три входа и сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно элементы 1_i1, 1_i2, 1_i3 и 1₆₁,..., 1₆₄, первые входы элементов 1_1j,..., 1_5j объединены и образуют j-й настроечный вход логического преобразователя, четвертый настроечный вход которого образован объединенными первыми входами элементов 1₆₁,..., 1₆₄, выходы элементов 1_i1 и 1_i2 соединены соответственно с вторым и третьим входами элемента 1_i3, выход элемента 1₁₃ и выходы элементов 1₂₃,..., 1₅₃ подключены соответственно к второму входу элемента 1₆₁ и третьим входам элементов 1₆₁,..., 1₆₄, выходы элементов 1₆₁,..., 1₆₃ соединены соответственно с вторыми входами элементов 1₆₂,..., 1₆₄, а выход элемента 1₆₄ является выходом логического преобразователя.

Работа предлагаемого логического преобразователя осуществляется следующим образом.

На его первом,...,четвертом настроечных входах фиксируются соответственно необходимые управляющие сигналы f₁,..., f₄ ∈ {0,1}; на второй, третий входы элемента 1_i1, второй, третий входы элемента 1_i2 подается соответственно неповторяющийся набор x_i1, х_i2, x_i3, х_i4, образованный четырьмя неповторяющимися сигналами из входного кортежа двоичных сигналов х₁,..., х₅ ∈ {0,1} (см. таблицу).

ix_i1x_i2x_i3x_i41x₁x₂x₃x₄2x₁x₅x₂x₃3x₄x₅x₁x₂4x₂x₃x₄x₅5x₃x₄x₁x₅

Сигнал на выходе мажоритарного элемента равен 1 (0) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на первом входе мажоритарного элемента присутствует 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым преобразователем, определяется выражением

где символами и · обозначены соответственно операции ИЛИ и И; τ₁,..., τ₅ есть простые симметричные булевы функции пяти аргументов x₁,..., x₅ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, при этом глубина схемы указанного преобразователя составляет Н=6 и равна глубине схемы прототипа.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит четыре настроечных входа, мажоритарные элементы, сгруппированные в шесть групп, при этом i (i=1,5) группа содержит три мажоритарных элемента, шестая группа - четыре мажоритарных элемента. 1 ил., 1 табл.

Логический преобразователь для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что в него дополнительно введены восемь аналогичных упомянутым мажоритарных элементов, причем все мажоритарные элементы сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно три и четыре мажоритарных элемента, первые входы j-х мажоритарных элементов первой - пятой групп объединены и образуют j-й настроечный вход логического преобразователя, четвертый настроечный вход которого образован объединенными первыми входами всех мажоритарных элементов шестой группы, в i-й группе выход первого и выход второго мажоритарных элементов соединены соответственно с вторым и третьим входами третьего мажоритарного элемента, выход третьего мажоритарного элемента первой группы и выходы третьих мажоритарных элементов второй - пятой групп подключены соответственно к второму входу первого и третьим входам первого - четвертого мажоритарных элементов шестой группы, в которой выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а выход четвертого мажоритарного элемента является выходом логического преобразователя.