ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2005 года по МПК G06F7/38 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, рис.4 на стр. 24 в книге Цифровые и аналоговые интегральные микросхемы: Справочник/С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. М.: Радио и связь, 1989), которые реализуют простую симметричную булеву функцию τ ₁=x₁∨_{x2, зависящую от двух аргументов - входных двоичных сигналов x1, xn∈{0,1}.}

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (см. рис.18.2а на стр. 315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), который содержит три информационных входа и выход и реализует простую симметричную булеву функцию τ ₂=x₁x₂∨_{x1x3∨x2x3, зависящую от трех аргументов - входных двоичных сигналов x1,x2,x3∈{0,1}.}

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем выход и первый, второй, третий информационные входы, особенность заключается в том, что в него введены одиннадцать мажоритарных элементов, первый, второй настроечные и четвертый информационный входы, причем вторые входы первого, второго, третьего и третьи входы третьего, пятого, шестого мажоритарных элементов подключены соответственно к первому и четвертому информационным входам логического преобразователя, второй информационный вход которого соединен с вторыми входами четвертого, пятого и третьим входом первого мажоритарных элементов, а третий информационный вход подключен к третьим входам второго, четвертого и второму входу шестого мажоритарных элементов, выход первого мажоритарного элемента соединен с вторым входом седьмого мажоритарного элемента, выход i-го и выход j-го мажоритарных элементов подключены соответственно к третьему входу (i+5)-го и второму входу (j+1)-го мажоритарных элементов, а выход одиннадцатого мажоритарного элемента соединен с выходом логического преобразователя, первый и второй настроечные входы которого образованы соответственно объединенными первыми входами первого - шестого и объединенными первыми входами седьмого - одиннадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит первый - четвертый информационные входы 1₁-1₄, выход 2, первый и второй настроечные входы 3₁ и 3₂, мажоритарные элементы 4₁-4₁₁, причем вторые входы элементов 4₁, 4₂, 4₃ и третьи входы элементов 4₃, 4₅, 4₆ подключены соответственно к входам 1₁ и 1₄ логического преобразователя, вход 1₂ которого соединен с вторыми входами элементов 4₄, 4₅ и третьим входом элемента 4₁, а вход 1₃ подключен к третьим входам элементов 4₂, 4₄ и второму входу элемента 4₆, выход элемента 4₁ соединен с вторым входом элемента 4₇, выход элемента 4_iи выход элемента 4_jподключены соответственно к третьему входу элемента 4_i+5 и второму входу элемента 4_j+1, а выход элемента 4₁₁ соединен с выходом 2 логического преобразователя, входы 3₁ и 3₂ которого образованы соответственно объединенными первыми входами элементов 4₁-4₆ и объединенными первыми входами элементов 4₇-4₁₁.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый - четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x₁-x₄∈_{{0,1} и f1,f2∈{0,1}. Сигнал на выходе мажоритарного элемента 4kравен “1” (“0”) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные “1” (“0”). Следовательно, если на первом входе элемента 4k присутствует “1” (“0”), то этот элемент будет выполнять операцию “ИЛИ” (“И”) над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым преобразователем, определяется выражением}

где символами ∨ и · обозначены соответственно операции “ИЛИ” и “И”.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из четырех простых симметричных булевых функций τ ₁=x₁∨_{x2∨x3∨x4, τ 2=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, τ 3=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, τ 4=x1x2x3x4, зависящих от четырех аргументов - входных двоичных сигналов.}

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов. Устройство содержит одиннадцать мажоритарных элементов, четыре информационных входа, два настроечных входа. 1 ил.

Логический преобразователь для реализации любой из четырех простых симметричных булевых функций, содержащий выход и первый, второй, третий информационные входы, отличающийся тем, что в него введены одиннадцать мажоритарных элементов, первый, второй настроечные и четвертый информационный входы, причем вторые входы первого, второго, третьего и третьи входы третьего, пятого, шестого мажоритарных элементов подключены соответственно к первому и четвертому информационным входам логического преобразователя, второй информационный вход которого соединен с вторыми входами четвертого, пятого и третьим входом первого мажоритарных элементов, а третий информационный вход подключен к третьим входам второго, четвертого и второму входу шестого мажоритарных элементов, выход первого мажоритарного элемента соединен с вторым входом седьмого мажоритарного элемента, выход i-го и выход j-го мажоритарных элементов подключены соответственно к третьему входу (i+5)-го и второму входу (j+1)-го мажоритарных элементов, а выход одиннадцатого мажоритарного элемента соединен с выходом логического преобразователя, первый и второй настроечные входы которого образованы соответственно объединенными первыми входами первого - шестого и объединенными первыми входами седьмого - одиннадцатого мажоритарных элементов.