Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ1, τ2, τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов x1,…,x5∈{0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация функций τ1, τ2 либо τ4, τ5.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2621281, кл. G06F 7/00, 2017 г.), который содержит восемь мажоритарных элементов и реализует любую из простых симметричных булевых функций τ1, τ2, τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов x1,…,x5∈{0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация функций τ1, τ2 либо τ4, τ5.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельной реализации простых симметричных булевых функций τ1, τ2 либо τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, выходы , (i+4)-го и второй, третий входы первого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (i+5)-го мажоритарных элементов и первым, вторым информационными входами логического преобразователя, (i+2)-й информационный и первый настроечный входы которого подключены соответственно к третьему входу (i+1)-го и первому входу i-го мажоритарных элементов, особенность заключается в том, что первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического преобразователя.
Логический преобразователь содержит мажоритарные элементы 11,…,18, причем выходы элементов , 1i+4 и первый вход элемента 1i+5 соединены соответственно с вторыми входами элементов 1i+1, 1i+5 и выходом элемента 1i, а первые входы элементов , 15 и выходы элементов 14, 18 подключены соответственно к первому, второму настроечным входам и первому, второму выходам логического преобразователя, первый и j-й информационные входы которого соединены соответственно с вторыми входами элементов 11, 15 и третьими входами элементов 1j-1, 1j+3.
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒl,ƒ2∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x1,…,x5∈{0,1}. На выходе мажоритарного элемента имеем где и ∨, ⋅, # есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И, Maj. Следовательно, сигналы на выходах элементов 14, 18 определяются системой выражений
в которой . Таким образом, при ƒ1=1, ƒ2=0 либо при ƒ1=0, ƒ2=1 на первом и втором выходах предлагаемого логического преобразователя соответственно получим
и
либо
и
где τ1, τ2, τ4, τ5 есть простые симметричные булевы функции пяти аргументов x1,…,x5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает параллельную реализацию простых симметричных булевых функций τ1, τ2 либо τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов.
название | год | авторы | номер документа |
---|---|---|---|
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2019 |
|
RU2709663C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2015 |
|
RU2621281C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2013 |
|
RU2542895C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2017 |
|
RU2647639C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2005 |
|
RU2281545C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2021 |
|
RU2768627C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2018 |
|
RU2700557C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2016 |
|
RU2641454C2 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2020 |
|
RU2758186C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2014 |
|
RU2559708C1 |
Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций. Технический результат достигается за счет логического преобразователя, предназначенного для реализации простых симметричных булевых функций, содержащего восемь мажоритарных элементов, причем первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов. 1 ил.
Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий восемь мажоритарных элементов, причем выходы i-го , (i+4)-го и второй, третий входы первого мажоритарного элемента соединены соответственно с вторыми входами (i+1)-го, (i+5)-го мажоритарных элементов и первым, вторым информационными входами логического преобразователя, (i+2)-й информационный и первый настроечный входы которого подключены соответственно к третьему входу (i+1)-го и первому входу i-го мажоритарных элементов, отличающийся тем, что первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов.
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2005 |
|
RU2294007C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2005 |
|
RU2281545C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2003 |
|
RU2248034C1 |
Устройство для приема и мажоритарного декодирования информации | 1987 |
|
SU1439750A1 |
US 3949384 A, 06.04.1976. |
Авторы
Даты
2019-09-17—Публикация
2018-09-24—Подача