ТВЕРДОТЕЛЬНОЕ УСТРОЙСТВО СЧИТЫВАНИЯ ИЗОБРАЖЕНИЙ Российский патент 2015 года по МПК G09G5/00 H04N5/378 

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ

Настоящее изобретение относится к твердотельному устройству считывания изображений и, более точно, к твердотельному устройству считывания изображений, включающему в себя блоки аналого-цифрового преобразования.

УРОВЕНЬ ТЕХНИКИ

Датчик изображения, выполненный с использованием технологии CMOS и включающий в себя A/D преобразователь (далее будет упоминаться в качестве "A/D преобразователь столбца") для выполнения аналого-цифрового (A/D) преобразования для каждого столбца единичных пикселей, выполненных в матричной топологии, используется в качестве твердотельного устройства считывания изображений. В качестве способа A/D преобразования используется множество компараторов, чтобы соответствующим образом сравнивать пиксельные сигналы с опорными сигналами, которые имеют различные показатели изменений в соответствии со временем, таким образом выполняя A/D преобразование на основании сравнения по времени (см опубликованный патент Японии №2007-281987 (литературный источник 1)).

Кроме того, предложен способ выбора из множества опорных сигналов, каждый из которых характеризуется линейно изменяющимся напряжением, опорного сигнала, соответствующего пиксельному сигналу, исходя из результата определения уровня пиксельного сигнала, и сравнения выбранного опорного сигнала и пиксельного сигнала друг с другом, тем самым выполняя A/D преобразование на основании сравнения по времени (см опубликованный патент Японии №2006-352597 (литературный источник 2)).

Однако для способа, использующего множество компараторов, описанных в литературном источнике 1, масштаб схемы велик. Кроме того, литературный источник 2 не описывает способ подачи множества опорных сигналов во время сравнения пиксельного сигнала с опорным сигналом, который был выбран из множества опорных сигналов, каждый из которых характеризуется линейно изменяющимся напряжением.

РАСКРЫТИЕ ИЗОБРЕТЕНИЯ

В одном аспекте твердотельное устройство считывания изображений, имеющее множество наборов единичных пикселей, выводящих пиксельный сигнал, и блок преобразования, преобразующий пиксельный сигнал в цифровой сигнал, содержит: генератор опорных сигналов, выполненный с возможностью генерировать множество опорных сигналов и подавать множество опорных сигналов на блок преобразования через соответствующую одну из множества линий сигналов; причем устройство отличается тем, что блок преобразования каждого набора содержит: компаратор, выполненный с возможностью сравнивать уровень опорного сигнала с уровнем пиксельного сигнала, счетчик, выполненный с возможностью считать время на основании сравнения, селектор, выполненный с возможностью выбирать из множества линий сигналов линию сигналов, которая должна быть подсоединена к входу компаратора, и соединительный узел, выполненный с возможностью избирательно подсоединять выбранную линию сигналов к входу компаратора и избирательно подсоединять нагрузку к невыбранной линии сигналов из множества линий сигналов.

В другом аспекте твердотельное устройство считывания изображений, имеющее множество наборов единичных пикселей, выводящих пиксельный сигнал, и блок преобразования, преобразующий пиксельный сигнал в цифровой сигнал, содержит: генератор опорных сигналов, выполненный с возможностью генерировать множество опорных сигналов и подавать множество опорных сигналов на блок преобразования; причем устройство отличается тем, что блок преобразования каждого набора содержит: компаратор, выполненный с возможностью сравнивать уровень опорного сигнала с уровнем пиксельного сигнала, и счетчик, выполненный с возможностью считать время на основании сравнения, при этом компаратор содержит: множество блоков ввода опорных сигналов, выполненных с возможностью вводить соответствующим образом множество опорных сигналов, и селектор, выполненный с возможностью избирательно разрешать операцию ввода одному из множества блоков ввода опорных сигналов.

Согласно этим аспектам, обеспечивается возможность сравнивать пиксельный сигнал с различными опорными сигналами для преобразования пиксельного сигнала в цифровой сигнал с высокой точностью, наряду с уменьшением масштаба схемы.

Дополнительные признаки настоящего изобретения станут очевидными из последующего описания примерных вариантов осуществления со ссылкой на прилагаемые чертежи.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

Фиг. 1 - принципиальная схема для разъяснения компоновки датчика изображения, служащего в качестве твердотельного устройства считывания изображений согласно варианту осуществления.

Фиг. 2 - принципиальная схема для разъяснения компоновки общей схемы выбора.

Фиг. 3 - принципиальная схема, показывающая компоновку общего компаратора.

Фиг. 4 - принципиальная схема, показывающая компоновку схемы выбора согласно первому варианту осуществления.

Фиг. 5 - временная диаграмма для разъяснения работы схемы выбора согласно первому варианту осуществления.

Фиг. 6 - временная диаграмма для разъяснения работы схемы выбора согласно второму варианту осуществления.

Фиг. 7 - временная диаграмма для разъяснения работы схемы выбора согласно третьему варианту осуществления.

Фиг. 8 - принципиальная схема, показывающая компоновку схемы выбора согласно четвертому варианту осуществления.

Фиг. 9 - принципиальная схема, показывающая компоновку схемы выбора согласно пятому варианту осуществления.

Фиг. 10 - принципиальная схема, показывающая компоновку схемы выбора согласно шестому варианту осуществления.

Фиг. 11 - временная диаграмма для разъяснения работы схемы выбора согласно шестому варианту осуществления.

Фиг. 12 - принципиальная схема, показывающая компоновку схемы выбора согласно седьмому варианту осуществления.

Фиг. 13 - временная диаграмма для разъяснения работы схемы выбора согласно седьмому варианту осуществления.

Фиг. 14 - принципиальная схема, показывающая компоновку схемы выбора и компаратора согласно восьмому варианту осуществления.

Фиг. 15 - временная диаграмма для разъяснения работы схемы выбора и компаратора согласно восьмому варианту осуществления.

Фиг. 16 - принципиальная схема, показывающая компоновку схемы выбора согласно девятому варианту осуществления.

Фиг. 17 - принципиальная схема, показывающая компоновку схемы выбора согласно десятому варианту осуществления.

Фиг. 18 - принципиальная схема, показывающая компоновку схемы выбора согласно одиннадцатому варианту осуществления.

Фиг. 19 - принципиальная схема, показывающая компоновку схемы выбора согласно двенадцатому варианту осуществления.

Фиг. 20 - временная диаграмма для разъяснения работы схемы выбора и компаратора согласно двенадцатому варианту осуществления.

Фиг. 21 - принципиальная схема, показывающая компоновку схемы выбора согласно тринадцатому варианту осуществления.

Фиг. 22 - принципиальная схема, показывающая компоновку схемы выбора согласно четырнадцатому варианту осуществления.

Фиг. 23 - принципиальная схема, показывающая компоновку схемы выбора согласно пятнадцатому варианту осуществления.

Фиг. 24 - принципиальная схема, показывающая компоновку схемы выбора и компаратора согласно шестнадцатому варианту осуществления.

Фиг. 25 - принципиальная схема, показывающая компоновку схемы выбора согласно семнадцатому варианту осуществления.

Фиг. 26 - принципиальная схема, показывающая компоновку схемы выбора согласно восемнадцатому варианту осуществления.

Фиг. 27 - принципиальная схема для разъяснения компоновки датчика изображения, служащего в качестве твердотельного устройства считывания изображений согласно девятнадцатому варианту осуществления.

Фиг. 28 - принципиальная схема, показывающая компоновку управления задним затвором.

Фиг. 29 - принципиальная схема, показывающая компоновку схемы выбора согласно девятнадцатому варианту осуществления.

ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯ

Твердотельное устройство считывания изображений и способ аналогово-цифрового (A/D) преобразования для него, согласно варианту осуществления настоящего изобретения, подробно будут описаны ниже со ссылкой на прилагаемые чертежи.

Первый вариант осуществления

Компоновка устройства

Компоновка датчика 100 изображения, служащего в качестве твердотельного устройства считывания изображений, согласно варианту осуществления, будет описана со ссылкой на принципиальную схему, показанную на Фиг.1. Датчик 100 изображения будет упоминаться в качестве датчика изображения, реализованного с использованием технологии CMOS, который выполняет фотоэлектрическое преобразование изображения объекта, полученного посредством приема света, и выводит электрический сигнал в качестве цифрового сигнала. Датчик 100 изображения включает в себя нижеследующие основные блоки схем.

Пиксельный блок 10 служит в качестве области фотоэлектрического преобразования. Схема 11 вертикального сканирования сканирует пиксельный блок 10. Блок 20 усиления усиливает выходной аналоговый пиксельный сигнал из пиксельного блока 10. Источник 12 опорных сигналов служит в качестве блока генерирования опорных сигналов, который генерирует опорный сигнал с линейно изменяющимся напряжением и т.п.

Блок 30 сравнения сравнивает пиксельный сигнал с опорным сигналом. Счетчик 40 считает период сравнения блока 30 сравнения (подробности его будут описаны позже). Блок 50 памяти удерживает значение подсчета и выполняет битовый сдвиг и вычисление удерживаемых данных. Блок 30 сравнения, счетчик 40 и блок 50 памяти формируют основную часть блока аналого-цифрового преобразования (ADC).

Схема 60 горизонтального сканирования сканирует блок 50 памяти для передачи удерживаемых данных в блоке 50 памяти на схему 61 вывода. Схема 13 формирования синхронизации (TG) контролирует время операции каждого из вышеприведенных блоков схемы.

Множество единичных пикселей 10-1 выполнено в пиксельном блоке 10. Фиг. 1, тем не менее, для простоты показывает только четыре пикселя. Компоновка единичных пикселей 10-1 хорошо известна, и ее подробное описание будет опущено. Заметим, что единичный пиксель 10-1 включает в себя элемент фотоэлектрического преобразования, пиксельный усилитель, передаточный ключ для управления передачей электрического заряда, сформированного элементом фотоэлектрического преобразования, на электрод затвора пиксельного усилителя, и ключ сброса для сброса остаточных зарядов на элементе фотоэлектрического преобразования и электроде затвора. Соответствующие пиксельные строки, последовательно возбуждаемые возбуждающими импульсами X-l, X-2,..., выводятся из схемы 11 вертикального сканирования, и сигналы сброса соответствующих пикселей и значащие сигналы, служащие в качестве сигналов фотоэлектрического преобразования, отправляются на блок 20 усиления через множество линий сигналов от V-1 по V-n в столбцах.

Каждый из блоков с 20 по 50 включает в себя множество схем, число которых равно числу линий сигналов в столбцах. Отметим, что в дальнейшем ряд схем, соответствующих каждой линии сигналов в столбцах, могут упоминаться как «столбец».

Блок 20 усиления включает в себя множество схем 21 усиления, соответствующих конкретным столбцам. Каждая схема 21 усиления может иметь только функцию простого усиления вводимого сигнала из пикселя или может иметь функцию двойной коррелированной выборки (CDS) выполнения обработки для получения разности между значащим сигналом и сигналом сброса. Заметим, что если блок 20 усиления не предусмотрен, блок ввода блока 30 сравнения выполняет обработку CDS. Хотя блок 20 усиления не является обязательным, усиление сигнала снижает влияние шума, формируемого блоком 30 сравнения.

Источник 12 опорных сигналов включает в себя цифро-аналоговый преобразователь (DAC), который формирует опорный сигнал с напряжением, которое нарастает, или опорный сигнал (в дальнейшем упоминается как «опорный сигнал определения») с предварительно определенным напряжением и подает множество опорных сигналов или опорных сигналов определения на все столбцы через линии 15 опорных сигналов. Альтернативно, источник 12 опорных сигналов может подавать постоянный ток на линии 15 опорных сигналов для заряда емкостей соответствующих столбцов, тем самым формируя опорные сигналы или опорные сигналы определения.

Блок 30 сравнения включает в себя множество наборов схем 31 выбора и компараторов 32, соответствующих конкретным столбцам. Каждый компаратор 32 сравнивает сигнал сброса пикселя соответствующего столбца с опорными сигналами и затем сравнивает значащий сигнал пикселя с опорным сигналом определения в качестве опорного сигнала при выборе опорного сигнала. Схема 31 выбора служит в качестве блока выбора для выбора опорного сигнала на основании результата обработки сравнения. Компаратор 32 сравнивает значащий сигнал пикселя с выбранным опорным сигналом.

Счетчик 40 включает в себя множество схем 41 подсчета, каждая из которых считает время, предоставляемое TG 13 и соответствующее каждому столбцу. Схема 41 подсчета начинает считать время, когда соответствующий компаратор 32 начинает обработку сравнения значащего сигнала пикселя с выбранным опорным сигналом, и заканчивает считать время, когда выходной сигнал компаратора 32 инвертирован (обработка сравнения оканчивается).

Блок 50 памяти включает в себя множество схем 51 памяти, соответствующих конкретным столбцам. Каждая схема 51 памяти удерживает результат подсчета соответствующей схемы 41 подсчета в качестве результата A/D преобразования. В соответствии с импульсом сканирования, вводимым из схемы 60 горизонтального сканирования, блок 50 памяти передает данные (результат A/D преобразования), удерживаемые каждой схемой 51 памяти на схему 61 вывода.

Схема выбора

Компоновка каждой схемы 31 выбора будет описана со ссылкой на принципиальную схему на Фиг. 2.

Схема 31 выбора включает в себя схему 101 определения и ключи 111 и 112. Схема 101 определения управляет состояниями открытия/закрытия ключей 111 и 112 согласно управляющему сигналу, вводимому из TG 13, и вводит опорный сигнал 1 или 2 на компаратор 32 посредством переключения ключей 111 и 112 на основании результата обработки сравнения значащего сигнала пикселя с опорным сигналом определения посредством компаратора 32. Заметим, что при замкнутом состоянии ключа, сигнал или ток может проходить через ключ, и при разомкнутом состоянии ключа сигнал или ток не может проходить через ключ.

Емкость 201 внутри компаратора 32 является емкостью (в дальнейшем упоминается как "емкость нагрузки"), служащей в качестве нагрузки узла 103 подключения опорного сигнала. Другими словами, емкость 201 является эквивалентом значения емкости (упоминаться как "входная емкость") на входе компаратора 32 и значения паразитной емкости, такой как линия проводного соединения.

Фиг. 3 показывает компоновку компаратора 32. Узел 103 подключения опорного сигнала подсоединен к затвору MOS-транзистора. Есть емкость (емкость затвора) между другим выводом и затвором транзистора MOS. Также есть паразитная емкость в узле 103 подключения опорного сигнала. Эти емкости будут коллективно упоминаться в качестве емкости 201 нагрузки узла 103 подключения опорного сигнала.

Посредством формирования схем 31 выбора, как показано на Фиг. 2, число емкостей 201, подсоединенных к линии 15-1 или 15-2 опорных сигналов, изменяется в зависимости от числа соединений между столбцами и линиями 15-1 или 15-2 опорных сигналов для каждого цикла A/D преобразования. Другими словами, нагрузка каждой линии опорных сигналов изменяется для каждого цикла A/D преобразования. Поскольку нагрузка линии 15-1 или 15-2 опорных сигналов изменяется, также изменяется уровень опорного сигнала в каждом столбце, таким образом ухудшая точность A/D преобразования.

Согласно варианту осуществления, колебания нагрузки линий опорных сигналов подавляются посредством подключения такой же нагрузки к линии опорных сигналов, которая не подсоединена к компараторам 32, как и когда она подсоединена. Будет описан случай, в котором переключаются два опорных сигнала. Тем не менее, даже если используются три или более опорных сигнала, колебания нагрузки можно подавлять посредством подсоединения такой же нагрузки к линии опорных сигналов, которая не подсоединена к компараторам 32, как и когда она подсоединена. Опорные сигналы могут иметь такие же или отличные градиенты изменения напряжения.

Компоновка схемы 31 выбора, согласно первому варианту осуществления, будет описана со ссылкой на принципиальную схему на Фиг. 4.

Схема 31 выбора включает в себя схему 101 определения и ключи 111, 112, 113 и 114. Схема 101 определения управляет состояниями размыкания/замыкания ключей со 111 по 114, согласно управляющему сигналу, вводимому из TG 13, и вводит опорный сигнал 1 или 2 на компаратор 32 посредством переключения ключей со 111 по 114 на основании обработки результата сравнения значащего сигнала пикселя с опорным сигналом определения посредством компаратора 32.

Один конец каждого из ключей 111 и 112 подсоединяется к узлу 103 подключения опорного сигнала. Другой конец ключа 111 подсоединяется к линии 15-1 опорных сигналов, и другой конец ключа 112 подсоединяется к линии 15-2 опорных сигналов. Один конец каждого из ключей 113 и 114 подсоединяется к потенциалу GND земли через емкость 102. Другой конец ключа 113 подсоединяется к линии 15-2 опорных сигналов, и другой конец ключа 114 подсоединяется к линии 15-1 опорных сигналов. Емкость 102 имеет значение емкости, почти равное емкости 201 нагрузки. Более точно, значение емкости 102 определяется так, чтобы значение емкости, когда линия опорных сигналов подсоединяется к выходу компаратора 32, почти равнялось тому, когда он подсоединяется к емкости 102, в отношении линии опорных сигналов.

Исходя из результата обработки сравнения компаратором 32 значащего сигнала пикселя с опорным сигналом определения, схема 101 определения управляет состояниями размыкания/замыкания ключей со 111 по 114 для выборочного подсоединения линии 15-1 или 15-2 опорных сигналов к узлу 103 подключения опорного сигнала и подсоединяет емкость 102 к невыбранной линии опорных сигналов. Другими словами, ключи со 111 по 114 функционируют в качестве соединительного узла 120, который выборочно подсоединяет выбранную линию опорных сигналов к узлу 103 подключения опорного сигнала и выборочно подсоединяет невыбранную линию опорных сигналов к емкости 102.

Работа схемы 31 выбора, согласно первому варианту осуществления, будет описана со ссылкой на временную диаграмму, показанную на Фиг. 5.

Для ввода опорного сигнала 1 в компаратор 32 схема 31 выбора замыкает ключ 111 и размыкает ключ 114, тем самым избирательно подсоединяя линию 15-1 опорных сигналов к узлу 103 подключения опорного сигнала. В то же время, схема 31 выбора размыкает ключ 112 и замыкает ключ 113, тем самым избирательно подсоединяя емкость 102 к линии 15-2 опорных сигналов. В это время пиксель выводит сигнал сброса. В ходе периода (преобразование N) преобразования уровня шума компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом 1 с линейно изменяющимся напряжением. Когда уровень опорного сигнала 1 и сигнала сброса пикселя становится одинаковым, выход компаратора инвертируется.

В ходе периода определения после того, как пиксельный сигнал Vx переключится на значащий сигнал, опорный сигнал 1 поддерживает опорное напряжение Vr определения в качестве опорного сигнала определения, и обработка сравнения выполняется для каждого столбца. Другими словами, в ходе периода определения источник 12 опорных сигналов подает опорный сигнал определения с опорным напряжением Vr определения вместо опорного сигнала с изменением напряжения.

В столбце, в котором результат обработки сравнения значащего сигнала Vx пикселя с опорным сигналом Vr определения указывают, что значащий сигнал Vx является большим, чем опорный Vr сигнал определения (Vx>Vr), ключи 111 и 113 разомкнуты, а ключи 112 и 114 замкнуты. В результате, узел 103 подсоединения опорного сигнала избирательно подсоединяется к линии 15-2 опорных сигналов, и емкость 102 избирательно подсоединяется к линии 15-1 опорных сигналов. Другими словами, опорный сигнал 2 выбран для сравнения со значащим сигналом. В столбце, в котором результат обработки сравнения указывает, что Vx≤Vr, ключи не переключаются (ключи 111 и 113 остаются в замкнутом состоянии, а ключи 112 и 114 остаются в разомкнутом состоянии). Другими словами, опорный сигнал 1 выбран для сравнения со значащим сигналом.

В ходе периода (преобразования S) преобразования уровня сигнала компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом 1 или 2 с линейно изменяющимся напряжением. Когда уровень опорного сигнала 1 или 2 и значащего сигнал Vx пикселя становится одинаковым, выход компаратора 32 инвертируется. Заметим, что опорные сигналы 1 и 2 имеют одинаковый исходный уровень Vmin напряжения и различные градиенты изменения напряжения.

Каждая схема 41 подсчета счетчика 40 считает период, когда начинается период преобразования N или период преобразования S до того, как выходной сигнал Vout компаратора 32 соответствующего столбца инвертирован, и сохраняет результат подсчета в соответствующей схеме 51 памяти. Схема 51 памяти столбца, в котором опорный сигнал 2 был выбран для сравнения со значащим сигналом, выполняет для результата подсчета битовый сдвиг пропорционально отношению между градиентами опорных сигналов 1 и 2.

Как описано выше, когда Vx≤Vr, опорный сигнал 1 с небольшим градиентом используется для выполнения A/D преобразования высокого разрешения, и когда Vx>Vr, опорный сигнал 2 с большим градиентом используется для выполнения преобразования с низким разрешением A/D, таким образом сокращая время преобразования. В это время нагрузка линии опорных сигналов почти постоянно не зависит от того, является ли опорный сигнал линии сигналов используемым в обработке сравнения, и колебания нагрузки линии опорных сигналов, зависящие от пиксельного сигнала, подавляются, тем самым позволяя предотвращать снижение точности A/D преобразования.

Второй вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно второму варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что во втором варианте осуществления такие же компоненты, как в первом варианте осуществления, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Работа схемы 31 выбора, согласно второму варианту осуществления, будет описана со ссылкой на временную диаграмму, показанную на Фиг. 6.

Для ввода опорного сигнала 1 в компаратор 32 схема 31 выбора замыкает ключ 111 и размыкает ключ 114, тем самым избирательно подсоединяя линию 15-1 опорных сигналов к узлу 103 подключения опорного сигнала. В то же время, схема 31 выбора размыкает ключ 112 и замыкает ключ 113, тем самым избирательно подсоединяя емкость 102 к линии 15-2 опорных сигналов. В это время пиксель выводит сигнал сброса. В ходе периода преобразования N компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом 1 с линейно изменяющимся напряжением. Когда опорный сигнал 1 и сигнал сброса пикселя становятся одинакового уровня, выход компаратора инвертируется.

В ходе периода определения после того, как пиксельный сигнал Vx переключается на значащий сигнал, схема 31 выбора размыкает ключ 111 и замыкает ключ 114, тем самым избирательно подсоединяя емкость 102 к линии 15-1 опорных сигналов. В это же время схема 31 выбора замыкает ключ 112 и размыкает ключ 113, тем самым избирательно подсоединяя линию 15-2 опорных сигналов к узлу 103 подключения опорного сигнала. Опорный сигнал 2 имеет исходный уровень Vr и смещен на Voff (=Vr-Vmin) по отношению к опорному сигналу 1. Поэтому в ходе периода определения компаратор 32 сравнивает опорный Vr сигнал определения со значащим сигналом Vx пикселя.

В столбце, в котором результат обработки сравнения указывает, что Vx>Vr, ключи не переключаются (ключи 111 и 113 остаются в разомкнутом состоянии, а ключи 112 и 114 остаются в замкнутом состоянии). В результате, опорный сигнал 2 выбран для сравнения со значащим сигналом. В столбце, в котором результат обработки сравнения указывает, что Vx≤Vr, ключи 111 и 113 в замкнутом состоянии, а ключи 112 и 114 в разомкнутом состоянии. В результате, узел 103 подключения опорного сигнала избирательно подсоединяется к линии 15-1 опорных сигналов, и емкость 102 избирательно подсоединяется к линии 15-2 опорных сигналов. Другими словами, опорный сигнал 1 выбран для сравнения со значащим сигналом.

В ходе периода преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом 1 или 2 с линейно изменяющимся напряжением. Когда уровни опорного сигнала 1 или 2 и значащего сигнала Vx становятся одинаковыми, выход компаратора 32 инвертируется. Заметим, что опорный сигнал 1 имеет напряжение, которое увеличивается от Vmin до Vr, и опорный сигнал 2 имеет напряжение, которое увеличивается от Vr до Vr+Voff. Опорные сигналы имеют одинаковый градиент изменения напряжения.

Каждая схема 41 подсчета счетчика 40 считает с периода, когда начинается период преобразования N или период преобразования S до того, как выходной сигнал Vout компаратора 32 из соответствующего столбца инвертирован, и сохраняет результат подсчета в соответствующей схеме 51 памяти. Схема 51 памяти столбца, в котором опорный сигнал 2 был выбран для сравнения со значащим сигналом, добавляет для результата подсчета значение подсчета для смещения Voff между опорными сигналами 1 и 2.

Как описано выше, посредством выбора из двух опорных сигналов, которые были смещены относительно друг друга, опорного сигнала, который должен сравниваться со значащим сигналом, согласно значащему сигналу пикселя, можно сократить период преобразования по сравнению со случаем, в котором один опорный сигнал используется для выполнения A/D преобразования. В это время нагрузка линии опорных сигналов почти постоянно не зависит от того, является ли опорный сигнал линии сигналов используемым в обработке сравнения, и колебания нагрузки линии опорных сигналов, зависящие от пиксельного сигнала, подавляются, тем самым позволяя предотвратить снижение точности A/D преобразования.

Третий вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно третьему варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в третьем варианте осуществления такие же компоненты, как в первом и во втором вариантах осуществления, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Работа схемы 31 выбора, согласно третьему варианту осуществления, будет описана со ссылкой на временную диаграмму, показанную на Фиг. 7.

Для ввода опорного сигнала 1 в компаратор 32 схема 31 выбора замыкает ключ 111 и размыкает ключ 114, тем самым избирательно подсоединяя линию 15-1 опорных сигналов к узлу 103 подключения опорного сигнала. В то же время, схема 31 выбора размыкает ключ 112 и замыкает ключ 113, тем самым избирательно подсоединяя емкость 102 к линии 15-2 опорных сигналов. В это время пиксель выводит сигнал сброса. В ходе периода преобразования N компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом 1 с линейно изменяющимся напряжением. Когда уровни опорного сигнала 1 и сигнала сброса пикселя становятся одинаковыми, выход компаратора инвертируется.

В ходе периода определения после того, как пиксельный сигнал Vx переключается на значащий сигнал, схема 31 выбора размыкает ключ 111 и замыкает ключ 114, тем самым избирательно подсоединяя емкость 102 к линии 15-1 опорных сигналов. В это же время схема 31 выбора замыкает ключ 112 и размыкает ключ 113, тем самым избирательно подключая линию 15-2 опорных сигналов к узлу 103 подключения опорного сигнала. Опорный сигнал 2 имеет исходный уровень Vr. Поэтому в ходе периода определения компаратор 32 сравнивает опорный сигнал Vr определения со значащим сигналом Vx пикселя.

В столбце, в котором результат обработки сравнения указывает, что Vx>Vr, ключи не переключаются (ключи 111 и 113 остаются в разомкнутом состоянии, а ключи 112 и 114 остаются в замкнутом состоянии). Другими словами, опорный сигнал 2 выбран для сравнения со значащим сигналом. В столбце, в котором результат обработки сравнения указывает, что Vx≤Vr, ключи 111 и 113 в замкнутом состоянии, а ключи 112 и 114 в разомкнутом состоянии. В результате, узел 103 подключения опорного сигнала избирательно подсоединяется к линии 15-1 опорных сигналов, и емкость 102 избирательно подсоединяется к линии 15-2 опорных сигналов. Другими словами, опорный сигнал 1 выбран для сравнения со значащим сигналом.

В ходе периода преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом 1 или 2 с линейно изменяющимся напряжением. Когда уровни опорного сигнала 1 или 2 и значащего сигнала Vx становятся одинаковыми, выход компаратора 32 инвертируется. Заметим, что опорный сигнал 1 имеет напряжение, которое увеличивается от Vmin до Vr, и опорный сигнал 2 имеет напряжение, которое увеличивается от Vr до Vmax. Опорные сигналы имеют различные градиенты изменения напряжения.

Каждая схема 41 подсчета счетчика 40 считает с периода, когда начинается период преобразования N или период преобразования S, до того, как выходной сигнал Vout компаратора 32 из соответствующего столбца инвертирован, и сохраняет результат подсчета в соответствующей схеме 51 памяти. Схема 51 памяти столбца, в котором опорный сигнал 2 был выбран для сравнения со значащим сигналом, выполняет для результата подсчета битовый сдвиг пропорционально отношению между градиентами опорных сигналов 1 и 2. Схема 51 памяти также добавляет к значению подсчета, претерпевшему битовый сдвиг, значение подсчета для смещения Voff (=Vr-Vmin) между опорными сигналами 1 и 2.

Как описано выше, посредством выбора из двух опорных сигналов, которые были смещены относительно друг друга и имеют различные градиенты изменения напряжения, опорного сигнала, который должен сравниваться со значащим сигналом, можно сократить период преобразования по сравнению со случаем, в котором для выполнения A/D преобразования используется один опорный сигнал. В это время нагрузка линии опорных сигналов почти постоянно не зависит от того, является ли опорный сигнал линии сигналов используемым в обработке сравнения, и колебания нагрузки линии опорных сигналов, зависящие от пиксельного сигнала подавляются, тем самым позволяя предотвращать снижение точности A/D преобразования.

Четвертый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно четвертому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в четвертом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по третий, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно четвертому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 8. В отличие от компоновки по первому варианту осуществления, показанной на Фиг. 4, емкость 104 подсоединена между линией 15-1 опорных сигналов и ключом 111, и емкость 105 подсоединена между линией 15-2 опорных сигналов и ключом 112. Хотя не показано, предусмотрены компоненты, такие как ключ для испускания зарядов, накопленных в каждой емкости в ходе периода, отличного от периода преобразования или периода определения.

Источник 12 опорных сигналов по третьему варианту осуществления подает постоянный ток в качестве опорного сигнала. Напряжение в линии опорных сигналов изменяется непрерывно в связи с подаваемым постоянным током и емкостью нагрузки линии опорных сигналов. Другими словами, в третьем варианте осуществления градиент опорного сигнала определяется на основании значения тока и емкости нагрузки линии опорных сигналов. Напряжение узла 103 подключения опорного сигнала получается делением напряжения в линии опорных сигналов на значения емкости 104 и емкости 201 нагрузки или на значения емкости 105 и емкости 201 нагрузки. Если эти значения емкостей равны друг другу, напряжение узла 103 подключения опорного сигнала является половиной напряжения в линии опорных сигналов.

В четвертом варианте осуществления функционирование, если не учитывать того, что градиент и напряжение опорного сигнала определяются на основании значения постоянного тока, емкости нагрузки и отношения между значениями емкостей, осуществляется таким же образом, как и в вариантах осуществления с первого по третий, при этом получаются такие же результаты, как в описанных ранее вариантах осуществления.

Пятый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно пятому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в пятом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по четвертый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно пятому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 9. Заметим, что в пятом варианте осуществления часть компоновки схемы 31 выбора включена в компаратор 32.

Входной транзистор М1 компаратора 32 имеет вывод затвора, подсоединенный к узлу 103 подключения опорного сигнала, истоковый вывод, подсоединенный к стоковому выводу транзистора М3, и стоковый вывод, подсоединенный к стоковому выводу транзистора М5.

Входной транзистор M2 имеет характеристики, эквивалентные характеристикам транзистора Ml. Транзистор M2 имеет вывод затвора, подсоединенный к соединительному узлу ключей 113 и 114, истоковый вывод, подсоединенный к стоковому выводу транзистора M3, и плавающий стоковый вывод. Вследствие этого, транзистор M2 является вспомогательным транзистором, который не работает. Заметим, что транзисторы М1 и М2 имеют одинаковые размеры (одинаковую ширину затвора и одинаковую длину затвора) для того, чтобы представлять эквивалентные характеристики.

Транзистор М4 имеет вывод затвора, в который вводится пиксельный сигнал Vx, истоковый вывод, подсоединенный к стоковому выводу транзистора М3, и стоковый вывод, подсоединенный к стоковому выводу транзистора М6 и входу схемы 101 определения в качестве выхода компаратора 32.

В пятом варианте осуществления нагрузка линии опорных сигналов каждого столбца является одним из транзисторов М1 и М2, которые имеют эквивалентные характеристики, и нагрузка всегда является постоянной, тем самым подавляя колебания нагрузки линии опорных сигналов, зависящие от пиксельного сигнала. Другими словами, транзистор М2 функционирует в качестве емкости 102 в вариантах осуществления с первого по третий. Таким образом, схема 101 определения, соединительный узел 120 и транзистор М2 формируют схему 31 выбора. Как само собой разумеющееся, эквивалентные транзисторы М1 и М2 выполняют одинаковую операцию для колебаний напряжения или колебаний нагрузки множества линий опорных сигналов.

В пятом варианте осуществления функционирование, если не учитывать того, что вспомогательный транзистор М2 используется вместо емкости 102, осуществляется таким же образом, как и в вариантах осуществления с первого по третий, и при этом получаются такие же результаты, как и в описанных ранее вариантах осуществления.

Шестой вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно шестому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в шестом варианте осуществления такие же компоненты, как в вариантах осуществления с первого по пятый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно шестому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 10. Есть некоторые моменты, отличные от компоновки в четвертом варианте осуществления, показанной на Фиг. 8. Во-первых, есть одна линия опорных сигналов. Во-вторых, емкость 106 подсоединена между потенциалом GND земли и точкой соединения ключа 112 и емкости 105. В-третьих, схема 101 определения может управлять разомкнутыми/замкнутыми состояниями ключей 111 и 113 и ключей 112 и 114 независимо друг от друга.

Работа схемы 31 выбора согласно шестому варианту осуществления будет описана со ссылкой на временную диаграмму, показанную на Фиг. 11.

Схема 101 определения замыкает все ключи с 111 по 114 и сбрасывает опорные сигналы S1 и S2 на один и тот же уровень. После этого, схема 101 выбора размыкает ключ 111 и избирательно подсоединяет опорный сигнал S2 к узлу 103 подключения опорного сигнала. В это время пиксель выводит сигнал сброса. В ходе периода преобразования N напряжение опорного сигнала S2 непрерывно изменяется в связи с нагрузкой от линии 15-1 опорных сигналов, и компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом S2.

После начала периода определения, после того, как пиксельный сигнал Vx переключается на значащий сигнал, источник 12 опорных сигналов увеличивает напряжение опорного сигнала S2 вплоть до опорного сигнала Vr определения. В столбце, в котором результат обработки сравнения значащего сигнала Vx пикселя с опорным сигналом Vr определения указывает, что Vx>Vr, ключи 111 и 113 замкнуты,а ключи 112 и 114 разомкнуты. В результате, опорный сигнал S1 избирательно подсоединяется к узлу 103 подключения опорного сигнала, и опорный сигнал S2 избирательно подсоединяется к емкости 102. В столбце, в котором результат обработки сравнения указывает, что Vx≤Vr, ключи не переключаются (ключи 111 и 113 остаются в разомкнутом состоянии,а ключи 112 и 114 остаются в замкнутом состоянии).

В ходе периода преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом S1 или S2 с линейно изменяющимся напряжением. Когда уровни опорного сигнала S1 или S2 и значащего сигнала Vx станут одинаковыми, выход компаратора 32 инвертируется. Заметим, что опорные сигналы S1 и S2 имеют одинаковый исходный уровень напряжения и различные градиенты изменения напряжения.

Каждая схема 41 подсчета счетчика 40 считает с периода, когда начинается период преобразования N или период преобразования S, до того, как выходной сигнал Vout компаратора 32 из соответствующего столбца инвертирован, и сохраняет результат подсчета в соответствующей схеме 51 памяти. Схема 51 памяти столбца, в котором опорный сигнал 2 был выбран для сравнения со значащим сигналом, выполняет для результата подсчета битовый сдвиг пропорционально отношению между градиентом опорного сигнала 2 и опорного сигнала 1. Как описано выше, возможно получать такие же результаты, как в первом варианте осуществления.

Седьмой вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно седьмому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в седьмом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по шестой, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно седьмому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 12. Заметим, что в седьмом варианте осуществления, часть компоновки схемы 31 выбора включена в компаратор 32.

Входной транзистор М1 компаратора 32 имеет вывод затвора (первый блок ввода опорного сигнала), подсоединенный к линии 15-1 опорных сигналов, истоковый вывод, подсоединенный к стоковому выводу транзистора М3, и стоковый вывод, подсоединенный к стоковому выводу транзистора М5 через ключ 115. Входной транзистор М2 имеет вывод затвора (второй блок ввода опорного сигнала), подсоединенный к линии 15-2 опорных сигналов, истоковый вывод, подсоединенный к стоковому выводу транзистора М3, и стоковый вывод, подсоединенный к стоковому выводу транзистора М5 через ключ 116. Транзисторы Ml и M2 имеют эквивалентные характеристики.

Транзистор М4 имеет вывод затвора (блок ввода пиксельного сигнала), в который вводится пиксельный сигнал Vx, истоковый вывод, подсоединенный к стоковому выводу транзистора М3, и стоковый вывод, подсоединенный к стоковому выводу транзистора М6, и вход схемы 101 определения в качестве выхода компаратора 32.

Функционирование схемы 31 выбора согласно седьмому варианту осуществления будет описана со ссылкой на временную диаграмму, показанную на Фиг. 13.

Схема 101 определения замыкает ключ 115 и размыкает ключ 116. Стоковый вывод транзистора М1, по этой причине, подсоединен к стоковому выводу транзистора М5, транзисторы М1 и М4 формируют дифференциальную пару, и компаратор 32 оперирует принимаемым опорным сигналом 1 в качестве входящего (операция транзистора М1 является действительной). С другой стороны, стоковый вывод транзистора М2 плавает (операция транзистора М2 является недействительной). В это время пиксель выводит сигнал сброса. В ходе периода преобразования N напряжение опорного сигнала 1 нарастает, и компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом 1.

После начала периода определения, после того, как пиксельный сигнал Vx переключается на значащий сигнал, схема 101 определения размыкает ключ 115 и замыкает ключ 116. Стоковый вывод транзистора М2, по этой причине, подсоединен к стоковому выводу транзистора М5, транзисторы М2 и М4 формируют дифференциальную пару, и компаратор 32 оперирует принимаемым опорным сигналом 2 в качестве входящего (операция транзистора М2 является действительной). Опорный сигнал 2 имеет исходный уровень Vr и смещен на Voff (=Vr-Vmin) относительно опорного сигнала 1. Поэтому в ходе периода определения компаратор 32 сравнивает опорный сигнал Vr определения со значащим сигналом Vx пикселя.

В столбце, в котором результат обработки сравнения указывает, что Vx>Vr, ключи не переключаются (ключи 115 и 113 остаются в разомкнутом состоянии, а ключ 116 остается в замкнутом состоянии). В результате, опорный сигнал 2 выбран для сравнения со значащим сигналом. В столбце, в котором результат обработки сравнения указывает, что Vx≤Vr, ключ 115 в замкнутом состоянии, а ключ 116 в разомкнутом состоянии. В результате, опорный сигнал 1 выбран для сравнения со значащим сигналом. Другими словами, схема 101 определения и ключи 115 и 116 формируют схему 31 выбора.

В ходе периода преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом 1 или 2 с линейно изменяющимся напряжением. Когда уровни опорного сигнала 1 или 2 и значащего сигнала Vx становятся одинаковыми, выход компаратора 32 инвертируется. Заметим, что опорный сигнал 1 имеет напряжение, которое увеличивается от Vmin до Vr, и опорный сигнал 2 имеет напряжение, которое увеличивается от Vr до Vr+Voff. Опорные сигналы имеют один и тот же градиент изменения напряжения.

Каждая схема 41 подсчета счетчика 40 считает с периода, когда начинается период преобразования N или период преобразования S, до того, как выходной сигнал Vout компаратора 32 из соответствующего столбца инвертирован, и сохраняет результат подсчета в соответствующей схеме 51 памяти. Схема 51 памяти столбца, в котором опорный сигнал 2 был выбран для сравнения со значащим сигналом, добавляет для результата подсчета значение подсчета для смещения Voff между опорными сигналами 1 и 2.

Как описано выше, можно получать такие же результаты, как во втором варианте осуществления. Транзисторы М1 и М2, которые всегда имеют эквивалентные характеристики в качестве идентичных нагрузок, соответственно подсоединяются к линиям опорных сигналов. Транзисторы М1 и М2, имеющие эквивалентные характеристики выполняют такую же операцию для колебаний напряжения или колебаний нагрузки во множестве линий опорных сигналов.

Был описан случай, в котором сигналы с различными смещениями используются в качестве опорных сигналов 1 и 2 для получения таких же результатов, как во втором варианте осуществления. Как само собой разумеющееся, если используются сигналы, имеющие различные градиенты, или сигналы, имеющие различные градиенты и различные смещения, можно получать такие же результаты, как в первом варианте осуществления или третьем варианте осуществления.

Восьмой вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно восьмому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в восьмом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по седьмой, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора и компаратора 32 согласно восьмому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 14. В восьмом варианте осуществления часть схемы 31 выбора включена в компоновку компаратора 32. В восьмом варианте осуществления есть одна линия опорных сигналов, и назначения соединения для затворов транзисторов М1, М2 и М4 отличны от показанных на Фиг. 12 в седьмом варианте осуществления.

Затвор транзистора М1 подсоединяется к линии 15-1 опорных сигналов через емкость 105, к потенциалу GND земли через емкость 106 и к стоку и затвору транзистора М5 через ключ 117. Затвор транзистора М2 подсоединяется к линии 15-1 опорных сигналов через емкость 104 и к стоку и затвору транзистора М5 через ключ 118. Транзисторы Ml и M2 имеют эквивалентные характеристики.

Затвор транзистора М4 принимает пиксельный сигнал Vx из схемы 21 усиления через емкость 107 и подсоединяется к стоку транзистора М6 через ключ 119. Сигналы RS1, RS2 и RS3, выводимые из TG 13, управляют разомкнутыми/замкнутыми состояниями ключей 117, 118 и 119 соответственно.

Функционирование схемы 31 выбора и компаратора 32 согласно восьмому варианту осуществления будет описана со ссылкой на временную диаграмму, показанную на Фиг. 15.

Перед периодом преобразования N следующая операция сброса сбрасывает опорный сигнал S1, вводимый в затвор транзистора М1, и опорный сигнал S2, вводимый в затвор транзистора М2. Перед операцией сброса ключ 115 находится в замкнутом состоянии, а ключи со 116 по 119 находятся в разомкнутом состоянии. Схема 101 определения устанавливает ключ 116 в замкнутое состояние и устанавливает ключ 115 в разомкнутое состояние. В этом состоянии TG 13 выводит сигналы RS1 и RS3 для временной установки соответствующим образом ключей 118 и 119 в замкнутое состояние и сбрасывает опорный сигнал S2, вводимый в затвор транзистора М2.

После этого, схема 101 определения устанавливает ключ 116 в разомкнутое состояние и устанавливает ключ 115 в замкнутое состояние. В этом состоянии TG 13 выводит сигналы RS2 и RS3 для временной установки соответствующим образом ключей 117 и 119 в замкнутое состояние и сбрасывает опорный сигнал S1, вводимый в затвор транзистора М2. В это время пиксель выводит сигнал сброса в качестве сигнала Vx пикселя.

После операции сброса далее выполняются преобразование N, определение уровня значащего сигнала и преобразование S. В период преобразования N пиксель все еще в состоянии после вывода сигнала сброса в качестве пиксельного сигнала Vx, ключ 115 находится в замкнутом состоянии, а ключи со 116 по 119 находятся в разомкнутом состоянии. Напряжение опорного сигнала S1 непрерывно изменяется в связи с нагрузкой от линии 15-1 опорных сигналов, и компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом S1.

До начала периода определения после того, как пиксельный сигнал Vx переключается на значащий сигнал, источник 12 опорных сигналов увеличивает опорный сигнал S1 вплоть до опорного сигнала Vr определения. Разомкнутое/замкнутое состояние каждого ключа 115 и 116 контролируется для каждого столбца на основании обработки сравнения значащего сигнала Vx пикселя с опорным сигналом определения Vr. Другими словами, в столбце, в котором результат сравнения в ходе периода определения указывает, что Vx≤Vr, ключ 115 остается в замкнутом состоянии, а ключ 116 находится в разомкнутом состоянии. С другой стороны, в столбце, в котором результат сравнения в ходе периода определения указывает, что Vx>Vr, ключ 115 установлен в разомкнутое состояние, а ключ 116 установлен в замкнутое состояние.

В период преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом S1 или S2 с линейно изменяющимся напряжением. В столбце, в котором результат сравнения указывает, что Vx≤Vr, ключ 115 находится в замкнутом состоянии, а ключ 116 находится в разомкнутом состоянии, тем самым сравнивая значащий сигнал Vx пикселя с опорным сигналом S1. С другой стороны, в столбце, в котором результат сравнения указывает, что Vx>Vr, ключ 115 находится в разомкнутом состоянии, а ключ 116 находится в замкнутом состоянии, тем самым сравнивая значащий сигнал Vx пикселя с опорным сигналом S2. Когда опорный сигнал S1 или S2 и значащий сигнал Vx станут одинакового уровня, выход компаратора 32 инвертируется.

Если, например, каждая из емкостей 104, 105 и 106 имеет такое же значение емкости Cx, как емкость 201 нагрузки, коэффициент деления опорного сигнала S1 равен Cx/3Cx=1/3, и коэффициент деления опорного сигнала S2 равен Cx/2Cx=1/2. Следовательно, можно получать в качестве опорных сигналов S1 и S2 опорные сигналы, имеющие такие же исходные уровни напряжения и различные градиенты изменения напряжения. Градиент напряжения опорного сигнала S1 является меньшим, чем опорного сигнала S2.

В это время, независимо от уровня пиксельного сигнала каждого столбца, нагрузка линии 15-1 опорных сигналов почти не колеблется. Поэтому можно получать такие же результаты, как в шестом варианте осуществления.

Девятый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно девятому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в девятом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по восьмой, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно девятому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 16. Отличия от вариантов осуществления с первого по третий будут разъяснены ниже. Компоновка по девятому варианту осуществления отлична от вариантов осуществления с первого по третий тем, что буферная схема (далее упоминается просто в качестве буфера) скомпонована между линией 15-1 или 15-2 опорных сигналов и ключом 111 или 112.

Буфер 121 имеет вход, подсоединенный к линии 15-1 опорных сигналов, и выход, подсоединенный к узлу 103 подключения опорного сигнала (выход компаратора 32) через ключ 111, и буферизует опорный сигнал S1, подаваемый по линии 15-1 опорных сигналов. Буфер 122 имеет вход, подсоединенный к линии 15-2 опорных сигналов, и выход, подсоединенный к узлу 103 подключения опорного сигнала через ключ 112, и буферизует опорный сигнал S2, подаваемый по линии 15-2 опорных сигналов.

Таким образом, схема 31 выбора подает опорный сигнал S1 или S2, подаваемый по линии 15-1 или 15-2 опорных сигналов, на вход компаратора 32 через буфер 121 или 122. Операции других компонентов являются такими же, как в вариантах осуществления с первого по третий.

Емкость, включающая в себя входные емкости, существующие во входах буферов 121 и 122, и паразитную емкость, почти постоянно не зависит от назначений соединения выходов буферов 121 и 122. Нагрузка линии 15-1 или 15-2 опорных сигналов, по этой причине, не изменяется независимо от уровня пиксельного сигнала каждого столбца. Поэтому можно получать такие же результаты, в вариантах осуществления с первого по третий.

Кроме того, поскольку буфер 121 или 122 вставляется между компаратором 32 и линией 15-1 или 15-2 опорных сигналов, подавляется воздействие на выход источника 12 опорных сигналов, когда компаратор 32 выводит результат Vout определения, тем самым предотвращая снижение точности A/D преобразования.

Буферу 121 необходимо работать только, по меньшей мере, пока компаратор 32 сравнивает пиксельный сигнал Vx с опорным сигналом S1. Аналогично, буферу 122 необходимо работать только, по меньшей мере, пока компаратор 32 сравнивает пиксельный сигнал Vx с опорным сигналом S2. Если буферы 121 и 122 работают одновременно, поскольку емкостная нагрузка не подсоединена к буферу, выход которого не подсоединен к входу компаратора, управляющий ток буфера меньше, чем управляющий ток буфера, выход которого подсоединен к входу компаратора 32.

Десятый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно десятому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в десятом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по девятый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно десятому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 17. Отличия от вариантов осуществления с первого по третий будут разъяснены ниже. Компоновка по десятому варианту осуществления отлична от вариантов осуществления с первого по третий тем, что буфер 123 выполнен между узлом 103 подключения опорного сигнала и входом компаратора 32, и буфер 124 выполнен вместо емкости 102.

Буфер 123 имеет вход, подсоединенный к узлу 103 подключения опорного сигнала, и выход, подсоединенный к входу компаратора 32, и буферизует сигнал узла 103 подключения опорного сигнала. Буфер 124 является вспомогательной схемой, у которой вход подсоединяется к точке подсоединения ключей 113 и 114, а выход не подсоединяется никуда. Буферы 123 и 124 имеют эквивалентные или почти эквивалентные входные характеристики. Операции других компонентов являются такими же, как в вариантах осуществления с первого по третий.

Емкость, включающая в себя входные емкости, существующие во входах буферов 123 и 124, и паразитную емкость, почти постоянно не зависит от назначений соединения выходов буферов 123 и 124. Нагрузка линии 15-1 или 15-2 опорных сигналов, по этой причине, почти не изменяется независимо от уровня пиксельного сигнала каждого столбца. Поэтому можно получать такие же результаты, как в вариантах осуществления с первого по третий.

Более того, поскольку емкостная нагрузка не подсоединена к буферу 124, управляющий ток буфера 124 меньше, чем управляющий ток буфера 123.

Одиннадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно одиннадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в одиннадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по десятый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно одиннадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 18. Компоновка между линией 15-1 опорных сигналов и ключом 111 или 112 в одиннадцатом варианте осуществления отлична от той, что показана на Фиг. 10 в шестом варианте осуществления.

Усилитель 131 имеет вход, подсоединенный к линии 15-1 опорных сигналов, и выход, подсоединенный к узлу 103 подключения опорного сигнала через ключ 111, и усилители с усилением Gl, при этом выходной сигнал источника 12 опорных сигналов вводится через линию 15-1 опорных сигналов. С другой стороны, усилитель 132 имеет вход, подсоединенный к линии 15-1 опорных сигналов, и выход, подсоединенный к узлу 103 подключения опорного сигнала через ключ 112, и усилители с усилением G2, при этом выходной сигнал источника 12 опорных сигналов вводится через линию 15-1 опорных сигналов. Операции других компонентов являются такими же, как в шестом варианте осуществления.

Заметим, что усиление G1 установлено равным 1, и усиление G2 установлено равным l/2ⁿ (n является положительным целым числом). Другими словами, усилитель 131 функционирует в качестве буфера для вывода опорного сигнала S1, имеющего такой же уровень, как выходной сигнал источника 12 опорных сигналов. С другой стороны, усилитель 132 функционирует в качестве аттенюатора для вывода опорного сигнала S2, имеющего уровень, полученный посредством ослабления уровня выходного сигнала источника 12 опорных сигналов в l/2ⁿ. В результате, когда уровень опорного сигнала S2 становится равным l/2ⁿ от уровня опорного сигнала S1 и источник 12 опорных сигналов выводит сигнал с линейно изменяющимся напряжением, можно получать в качестве опорных сигналов S1 и S2 линейные сигналы, имеющие различные градиенты напряжения, как показано на Фиг. 11.

Емкость, включающая в себя входные емкости, существующие во входах усилителей 131 и 132, и паразитную емкость, почти постоянно не зависит от назначений соединения выходов усилителей 131 и 132. Нагрузка линии 15-1 опорных сигналов, по этой причине, почти не изменяется независимо от уровня пиксельного сигнала каждого столбца. Поэтому можно получать такие же результаты, как в шестом варианте осуществления.

Более того, поскольку усилитель 131 или 132 выполнен между линией 15-1 опорных сигналов и выходом компаратора 32, подавляется воздействие на выход источника 12 опорных сигналов, когда компаратор 32 выводит результат Vout определения, тем самым предотвращая снижение точности A/D преобразования.

Хотя усиление G1 установлено равным 1,а усиление G2 установлено равным 1/2ⁿ в вышеописанном примере, усиления не ограничены этими значениями. Например, усиление G1 может быть установлено равным 2ⁿ, а усиление G2 может быть установлено равным 1. Усилитель 131 может затем выводить опорный сигнал S1, имеющий уровень, полученный посредством увеличения уровня выходного сигнала источника 12 опорных сигналов на величину коэффициента 2ⁿ, и усилитель 132 может выводить опорный сигнал S2, имеющий такой же уровень, как выходной сигнал источника 12 опорных сигналов.

Двенадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно двенадцатому варианту осуществления настоящего изобретения будут описаны ниже. Заметим, что в двенадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по одиннадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно двенадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 19.

Усилитель 126 имеет не инвертирующий входной вывод (упоминается в дальнейшем как положительный вывод), подсоединенный к линии 15-1 опорных сигналов через емкость 141, инвертирующий входной вывод (упоминается в дальнейшем как отрицательный вывод), подсоединенный к опорному напряжению Vref, и выходной вывод, подсоединенный к узлу 103 подключения опорного сигнала. Ключ 151, емкость 142 и последовательная схема из емкости 143 и ключа 152 подсоединены параллельно между положительным выводом и выходным выводом усилителя 126.

Заметим, что порядок подсоединения емкости 143 и ключа 152 этим не ограничен. Емкость 143 может подсоединяться к положительному выводу, как показано на Фиг. 19, или ключ 152 может подсоединяться к положительному выводу. Кроме того, сигнал RS4, выводимый из TG 13, управляет разомкнутым/замкнутым состоянием ключа 151, и схема 101 определения управляет разомкнутым/замкнутым состоянием ключа 152.

Функционирование схемы 31 выбора согласно двенадцатому варианту осуществления будет описана со ссылкой на временную диаграмму, показанную на Фиг. 20.

Перед периодом преобразования N ключ 152 находится в замкнутом состоянии, а ключ 151 находится в разомкнутом состоянии. В этом состоянии TG 13 выводит сигнал RS4 для временной установки ключа 151 в замкнутое состояние и сбрасывает выходное напряжение (опорный сигнал) усилителя 126 до опорного сигнала Vref.

После операции сброса последовательно выполняются преобразование N, определение уровня значащего сигнала и преобразование S. В период преобразования N пиксель выводит сигнал сброса в качестве пиксельного сигнала Vx, и ключ 152 находится в замкнутом состоянии. Напряжение опорного сигнала непрерывно изменяется в связи с нагрузкой от линии 15-1 опорных сигналов, и компаратор 32 сравнивает сигнал сброса пикселя с опорным сигналом. Например, пусть Cx будет значением емкости 141, 142 или 143,тогда усилитель 126 выводит в качестве опорного сигнала напряжение, полученное умножением зарядного напряжения V141 емкости 141 на усиление Cx/2Cx=1/2 и добавлением опорного напряжения Vref к результату умножения.

До начала периода определения после того, как пиксельный сигнал Vx переключается на значащий сигнал, источник 12 опорных сигналов увеличивает опорный сигнал вплоть до опорного сигнала Vr определения. Разомкнутое/замкнутое состояние ключа 152 контролируется для каждого столбца на основании обработки сравнения значащего сигнала Vx пикселя с опорным сигналом Vr определения. Другими словами, в столбце, в котором результат сравнения в течение периода определения указывает, что Vx≤Vr, ключ 152 остается в замкнутом состоянии. С другой стороны, в столбце, в котором результат сравнения в течение периода определения указывает, что Vx>Vr, ключ 152 установлен в разомкнутое состояние.

В период преобразования S компаратор 32 сравнивает значащий сигнал Vx пикселя с опорным сигналом с линейно изменяющимся напряжением. В столбце, в котором результат сравнения указывает, что Vx≤Vr, ключ 152 находится в замкнутом состоянии, таким образом сравнивая пиксельный сигнал Vx с опорным сигналом, полученным посредством умножения зарядного напряжения V141 емкости 141 на усиление 1/2 и добавления опорного напряжения Vref в результат умножения. С другой стороны, в столбце, в котором результат сравнения указывает, что Vx>Vr, ключ 152 находится в разомкнутом состоянии, таким образом сравнивая пиксельный сигнал Vx с опорным сигналом, полученным посредством умножения зарядного напряжения V141 емкости 141 на усиление Cx/Cx=1 и добавления опорного напряжения Vref в результат умножения. Когда уровни опорного сигнала и значащего сигнала Vx пикселя становятся одинаковыми, выход компаратора 32 инвертируется.

Другими словами, если емкости 141, 142 и 143 имеют одинаковое значение емкости Cx, усиление приравнивается к 1 или 1/2, таким образом получая опорные сигналы, имеющие одинаковый исходный уровень напряжения и различные градиенты изменения напряжения. Заметим, что до тех пор, пока возможно получать подходящие линейные сигналы в качестве опорных сигналов, нет необходимости, чтобы емкости 141, 142 и 143 и мели одно и то же значение емкости. Если емкости 141, 142 и 143 имеют значения емкости С1, С2 и С3 соответственно, усиление имеет значение C1/(C2+C3), когда ключ 152 находится в замкнутом состоянии, и имеет значение C1/C2, когда ключ 152 находится в разомкнутом состоянии.

Емкость 141 выполнена параллельно с линией 15-1 опорных сигналов, так что зарядный ток зарядки емкости 141 является общим для каждого столбца. Следовательно, независимо от уровня пиксельного сигнала каждого столбца нагрузка линии 15-1 опорных сигналов не колеблется. Поэтому можно получать такие же результаты, как в шестом варианте осуществления.

Тринадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно тринадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в тринадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по двенадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно тринадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 21. Компоновка между линией 15-1 опорных сигналов и ключом 111 или 112 в тринадцатом варианте осуществления отлична от той, что показана на Фиг. 18 в одиннадцатом варианте осуществления.

Буфер 133 имеет вход, подсоединенный к линии 15-1 опорных сигналов, и выход, подсоединенный к узлу 103 подключения опорного сигнала через ключ 111 и подсоединенный к входу усилителя 132. Буфер 133 буферизует выходной сигнал источника 12 опорных сигналов, подаваемый по линии 15-1 опорных сигналов, и выводит опорный сигнал S1.

Усилитель 132 имеет вход, подсоединенный к выходу буфера 133, и выход, подсоединенный к узлу 103 подключения опорного сигнала через ключ 112. Усилитель 132 выводит опорный сигнал S2, полученный усилением, с усилением G2 (например, 1/2ⁿ), опорного сигнала S1, вводимого из буфера 133. Операции других компонентов являются такими же, как в одиннадцатом варианте осуществления.

Другими словами, буфер 133 выводит опорный сигнал S1, имеющий такой же уровень, как выходной сигнал источника 12 опорных сигналов, и усилитель 132 выводит опорный сигнал S2, имеющий уровень, полученный ослаблением уровня опорного сигнала S1 в l/2ⁿ. В результате, когда уровень опорного сигнала S2 становится равным l/2ⁿот уровня опорного сигнала S1, и источник 12 опорных сигналов выводит сигнал с линейно изменяющимся напряжением, можно получать в качестве опорных сигналов S1 и S2 линейные сигналы, имеющие различные градиенты напряжения, как показано на Фиг. 11.

Буфер 133 скомпонован таким образом, что независимо от уровня пиксельного сигнала каждого столбца нагрузка линии 15-1 опорных сигналов не колеблется. Поэтому можно получать такие же результаты, как в одиннадцатом варианте осуществления.

Хотя усиление G2 усилителя 132 устанавливается равным 1/2ⁿ в вышеописанном примере, усиление этим не ограничивается. Также можно получать такие же результаты, например, установкой усиления G2 равным 2ⁿ, изменением уровня выходного сигнала источника 12 опорных сигналов и инвертированием разомкнутого/замкнутого состояния каждого из ключей 111 и 112.

Четырнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно четырнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в четырнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по тринадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно четырнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 22. Компоновка в четырнадцатом варианте осуществления отлична от той, что показана на Фиг. 21 в тринадцатом варианте осуществления, в том, что емкости 144 и 145 подсоединены к выходу буфера 133 вместо усилителя 132.

Выход буфера 133 подсоединен к узлу 103 подключения опорного сигнала через емкость 144. Узел 103 подключения опорного сигнала подсоединен к потенциалу GND земли через ключ 153 и подсоединен к одному концу емкости 145 через ключ 154. Другой конец емкости 145 присоединен к потенциалу GND земли.

Перед периодом преобразования N ключ 153 находится в разомкнутом состоянии, а ключ 154 находится в замкнутом состоянии. В этом состоянии TG 13 выводит сигнал RS5 для временной установки ключа 153 в замкнутое состояние и сбрасывает потенциал узла 103 подключения опорного сигнала.

Буфер 133 выводит сигнал, имеющий такой же уровень, как выходной сигнал источника 12 опорных сигналов, подаваемый через линию 15-1 опорных сигналов. Если каждая из емкостей 144 и 145 имеет такое же значение емкости, что и емкость 201 нагрузки, уровень опорного сигнала в узле 103 подключения опорного сигнала делится на 1/2 уровня сигнала, выводимого из буфера 133, когда ключ 154 находится в разомкнутом состоянии. Более того, уровень опорного сигнала в узле 103 подключения опорного сигнала делится на 1/3 уровня сигнала, выводимого из буфера 133, когда ключ 154 находится в замкнутом состоянии. Другими словами, можно получать в качестве опорных сигналов линейные сигналы, имеющие различные градиенты напряжения.

Заметим, что до тех пор, пока можно получать подходящие линейные сигналы в качестве опорных сигналов, емкости 144 и 145 и емкость 201 нагрузки могут иметь различные значения емкости. Если емкость 144 имеет значение С1 емкости, емкость 145 имеет значение С2 емкости, и емкость 201 нагрузки имеет значение Cx емкости, коэффициент деления равен C1/Cx, когда ключ 154 находится в разомкнутом состоянии, и равен С1/(C2+Cx), когда ключ находится в замкнутом состоянии.

Как в тринадцатом варианте осуществления, буфер 133 выполнен таким образом, что независимо от уровня пиксельного сигнала каждого столбца нагрузка линии 15-1 опорных сигналов не колеблется. Поэтому можно получать такие же результаты, как в одиннадцатом варианте осуществления.

Пятнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно пятнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в пятнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по четырнадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно пятнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 23. Компоновка в пятнадцатом варианте осуществления отлична от той, что показана на Фиг. 21 в тринадцатом варианте осуществления, в том, что емкости 146 и 147 подсоединены к выходу буфера 133 вместо усилителя 132.

Выход буфера 133 подсоединен к узлу 103 подключения опорного сигнала через емкость 146 и к одному концу ключа 155. Другой конец ключа 155 подсоединен к одному концу ключа 156, и другой конец ключа 156 подсоединен к потенциалу GND земли. Более того, узел 103 подключения опорного сигнала подсоединен к узлу соединения ключей 155 и 156 через емкость 147. Операции других компонентов являются такими же, как в тринадцатом варианте осуществления.

Перед периодом преобразования N ключи 153 и 155 находятся в разомкнутом состоянии, а ключ 156 находится в замкнутом состоянии. В этом состоянии TG 13 выводит сигнал RS5 для временной установки ключа 153 в замкнутое состояние и сбрасывает потенциал узла 103 подключения опорного сигнала.

Буфер 133 выводит сигнал, имеющий такой же уровень, что и выходной сигнал источника 12 опорных сигналов, подаваемый через линию 15-1 опорных сигналов. Если каждая из емкостей 146 и 147 имеет такое же значение емкости, что и емкость 201 нагрузки, уровень опорного сигнала в узле 103 подключения опорного сигнала делится на 1/3 уровня сигнала, выводимого из буфера 133, когда ключ 155 находится в разомкнутом состоянии, а ключ 156 находится в замкнутом состоянии. Кроме того, уровень опорного сигнала в узле 103 подключения опорного сигнала делится на 2/3 уровня сигнала, выводимого из буфера 133, когда ключ 155 находится в замкнутом состоянии, а ключ 156 находится в разомкнутом состоянии. Другими словами, можно получать в качестве опорных сигналов линейные сигналы, имеющие различные градиенты напряжения.

Заметим, что до тех пор, пока можно получать подходящие линейные сигналы в качестве опорных сигналов, емкости 146 и 147 и емкость 201 нагрузки могут иметь различные значения емкости. Если емкость 146 имеет значение С1 емкости, емкость 147 имеет значение С2 емкости, и емкость 201 нагрузки имеет значение Cx емкости, коэффициент деления равен С1/(C1+C2+Cx), когда ключ 155 находится в разомкнутом состоянии, а ключ 156 находится в замкнутом состоянии. Коэффициент деления равен (C1+C2)/(C1+C2+Cx), когда ключ 155 находится в замкнутом состоянии, а ключ 156 находится в разомкнутом состоянии.

Как в тринадцатом варианте осуществления, буфер 133 выполнен таким образом, что независимо от уровня пиксельного сигнала каждого столбца нагрузка линии 15-1 опорных сигналов не колеблется. Поэтому можно получать такие же результаты, как в одиннадцатом варианте осуществления.

Шестнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно шестнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в шестнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по пятнадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора и компаратора 32 согласно шестнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 24. В шестнадцатом варианте осуществления часть схемы 31 выбора включена в компоновку компаратора 32. Компоновка в шестнадцатом варианте осуществления отлична от той, что показана на Фиг. 14 в восьмом варианте осуществления, в том, что буфер 134 выполнен между линией 15-1 опорных сигналов и узлом соединения емкостей 104 и 105.

Буфер 134 буферизует выходной сигнал источника 12 опорных сигналов. Операции других компонентов являются такими же, как в восьмом варианте осуществления.

Буфер 134 выполнен таким образом, что независимо от уровня пиксельного сигнала каждого столбца нагрузка линии 15-1 опорных сигналов не колеблется. Поэтому можно получать такие же результаты, как в восьмом варианте осуществления.

Более того, поскольку буфер 134 вставлен между линией 15-1 опорных сигналов и входом компаратора 32, подавляется воздействие на выход источника 12 опорных сигналов, когда компаратор 32 выводит результат Vout определения, тем самым предотвращая снижение точности A/D преобразования.

Семнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно семнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в семнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по шестнадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно семнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 25. В семнадцатом варианте осуществления будет описана практическая компоновка буферов 121 и 122, показанных на Фиг. 16 в соответствии с девятым вариантом осуществления. Буферы 121 и 122 будут пояснены ниже.

Буфер 121 включает в себя транзистор М7, источник 161 тока и ключ 162. Транзистор М7 имеет исток, подсоединенный через ключ 162 к источнику 161 переменного тока, один конец которого подсоединен к источнику питания, и сток, подсоединенный к потенциалу GND земли. Затвор транзистора М7 служит в качестве входного вывода буфера 121, и исток транзистора М7 служит в качестве выходного вывода буфера 121.

Аналогично, буфер 122 включает в себя транзистор М8, источник 163 тока и ключ 164. Транзистор М8 имеет исток, подсоединенный через ключ 164 к источнику 163 переменного тока, у которого один конец подсоединен к источнику питания, и сток, подсоединенный к потенциалу GND земли. Затвор транзистора М8 служит в качестве входного вывода буфера 122, и исток транзистора М8 служит в качестве выходного вывода буфера 122.

Сигнал RS6, выводимый из TG 13, управляет разомкнутым/замкнутым состоянием ключей 162 и 164. В течение периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключи 162 и 164 находятся в замкнутом состоянии. Пока ключи 162 и 164 находятся в замкнутом состоянии, транзисторы М7 и М8 формируют и стоковый повторитель, и функции буфера 121 и 122 активны.

В течение периода, отличного от периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключи 162 и 164 находятся в разомкнутом состоянии, и функции буферов 121 и 122 неактивны. Следовательно, потребление тока снижается на величину тока, который должен потребляться буферами 121 и 122. Кроме того, можно управлять ключами 162 и 164 независимо друг от друга и останавливать работу буфера 122 в течение периода определения.

Схема 101 определения управляет выходным током I1 источника 161 переменного тока и выходным током I2 источника 163 переменного тока синхронно с разомкнутым/замкнутым состоянием каждого из ключей 111 и 112. Если ключ 111 находится в замкнутом состоянии, а ключ 112 находится в разомкнутом состоянии, выход буфера 121 подсоединяется к узлу 103 подключения опорного сигнала, а выход буфера 122 не подсоединяется к узлу 103 подключения опорного сигнала. В этом случае, поскольку выход буфера 121 подсоединяется к емкостной нагрузке, включающей в себя последовательную схему из емкости 108 и емкости 201 нагрузки, ток I1 источника 161 переменного тока устанавливается для заряда емкостной нагрузки в достаточно большое значение тока. С другой стороны, поскольку выход буфера 122 не подсоединен к какой-нибудь нагрузке, ток I2 источника 163 переменного тока устанавливается в значение, меньшее, чем ток I1 (I1>I2).

Если ключ 111 находится в разомкнутом состоянии, а ключ 112 находится в замкнутом состоянии, выход буфера 121 не подсоединяется к какой-либо нагрузке, и назначение соединения выхода буфера 122 переключается на емкостную нагрузку. Следовательно, ток I2 устанавливается в значение тока, достаточно большое для заряда емкостной нагрузки, а ток I1 устанавливается в значение, меньшее, чем ток I2 (I1<I2).

Заметим, что если ток I1 или I2 в условиях без нагрузки устанавливается в чрезмерно малое значение, емкость выхода буфера 121 или 122 значительно колеблется, когда переключаются разомкнутые/замкнутые состояния каждого из ключей 111 и 112, тем самым возбуждая колебания нагрузок линий 15-1 и 15-2 опорных сигналов. Поэтому необходимо устанавливать увеличение/уменьшение тока I1 или I2, чтобы удовлетворять требуемой точности A/D преобразования.

Для сброса потенциала входа компаратора 32 ключи 117 и 119 временно устанавливаются в замкнутое состояние под управлением TG 13 в операции сброса перед преобразованием N.

Восемнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно восемнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в восемнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по семнадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка схемы 31 выбора согласно восемнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 26. В восемнадцатом варианте осуществления будет описана практическая компоновка буферов 123 и 124, показанных на Фиг. 17 в соответствии с одиннадцатым вариантом осуществления. Буферы 123 и 124 будут пояснены ниже.

Буфер 123 включает в себя транзистор М9, источник 165 тока и ключ 166. Транзистор М9 имеет исток, подсоединенный через ключ 166 к источнику 165 тока, у которого один конец подсоединен к источнику питания, и сток, подсоединенный к потенциалу GND земли. Затвор транзистора М9 служит в качестве входного вывода буфера 123, и исток транзистора М9 служит в качестве выходного вывода буфера 123.

Аналогично, буфер 124 включает в себя транзистор М10, источник 167 тока и ключ 168. Транзистор М10 имеет исток, подсоединенный через ключ 168 к источнику 167 тока, у которого один конец подсоединен к источнику питания, и сток, подсоединенный к потенциалу GND земли. Затвор транзистора М10 служит в качестве входного вывода буфера 124. Исток транзистора М10 подсоединен только к ключу 168, и буфер 124 функционирует в качестве вспомогательной схемы для подавления колебаний нагрузки линий 15-1 и 15-2 опорных сигналов, как описано выше в одиннадцатом варианте осуществления.

Сигнал RS7, выводимый из TG 13, управляет разомкнутым/замкнутым состоянием ключей 166 и 168. В течение периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключи 166 и 168 находятся в замкнутом состоянии. Пока ключ 166 находится в замкнутом состоянии, транзистор М9 формирует истоковый повторитель, и функция буфера 123 активна. С другой стороны, пока ключ 168 находится в замкнутом состоянии, транзистор М10 формирует истоковый повторитель, и вспомогательная функция буфера 124 активна.

В течение периода, отличного от периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключи 166 и 168 находятся в разомкнутом состоянии, и функции буферов 123 и 124 неактивны. Следовательно, потребление тока снижается на величину тока, который должен потребляться буферами 123 и 124. Кроме того, можно управлять ключами 166 и 168 независимо друг от друга и останавливать работу буфера 124 в течение периода определения.

Поскольку выход буфера 123 подсоединяется к емкостной нагрузке, включающей в себя последовательную схему из емкости 108 и емкости 201 нагрузки, ток I3 источника 165 тока устанавливается в значение тока, достаточно большое, чтобы заряжать емкостную нагрузку. С другой стороны, поскольку выход буфера 124 не подсоединен к какой-нибудь нагрузке, ток I4 источника 167 тока устанавливается в значение, меньшее, чем ток I3 (I3>I4).

Если, однако, ток I4 устанавливается в чрезмерно малое значение, отличие между емкостью входа буфера 123 и емкостью входа буфера 124 становится большим, тем самым возбуждая колебания нагрузки линий 15-1 и 15-2 опорных сигналов. Следовательно, необходимо устанавливать такое значение тока I4, чтобы удовлетворять требуемой точности A/D преобразования.

Девятнадцатый вариант осуществления

Твердотельное устройство считывания изображений и способ A/D преобразования для него, согласно девятнадцатому варианту осуществления настоящего изобретения, будут описаны ниже. Заметим, что в девятнадцатом варианте осуществления, такие же компоненты, как в вариантах осуществления с первого по восемнадцатый, указаны теми же самыми ссылочными номерами, и их подробное описание будет опущено.

Компоновка датчика 100 изображения, служащего в качестве твердотельного устройства считывания изображений согласно девятнадцатому варианту осуществления, будет описана со ссылкой на принципиальную схему, показанную на Фиг.27. Компоновка датчика 100 изображения согласно девятнадцатому варианту осуществления отлична от компоновки датчика 100 изображения, показанной на Фиг.1, тем, что предусмотрен блок 14 управления задним затвором, который принимает сигнал по линии 15-1 опорных сигналов и выводит сигнал VB.

Фиг. 28 - принципиальная схема, показывающая компоновку блока 14 управления задним затвором.

Блок 14 управления задним затвором включает в себя транзистор М11, источник 169 тока и ключ 170. Транзистор М11 имеет затвор, который подсоединен к линии 15-1 опорных сигналов и на который подается опорный сигнал 1. Транзистор М11 имеет сток, присоединенный к потенциалу GND земли. Исток и задний затвор (или подложка) транзистора М11 подсоединены через ключ 170 к источнику 169тока, один конец которого подсоединен к источнику питания.

Сигнал RS8, выводимый из TG 13, управляет разомкнутым/замкнутым состоянием ключа 170. В течение периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключ 170 находится в замкнутом состоянии. Пока ключ 170 находится в замкнутом состоянии, транзистор М11 формирует истоковый повторитель, и блок 14 управления задним затвором выводит сигнал VB, сгенерированный посредством буферизации опорного сигнала 1.

Компоновка схемы 31 выбора согласно девятнадцатому варианту осуществления будет описана со ссылкой на принципиальную схему на Фиг. 29. Схема 31 выбора согласно девятнадцатому варианту осуществления показывает практическую компоновку буфера 133,изображенного на Фиг. 22 согласно четырнадцатому варианту осуществления. Буфер 133 будет разъяснен ниже.

Буфер 133 включает в себя транзистор М12, источник 171 тока и ключ 172. Транзистор М12 имеет источник, подсоединенный через ключ 172 к источнику 171 тока, у которого один конец подсоединен к источнику питания, и сток, подсоединенный к потенциалу GND земли. Затвор транзистора М12 служит в качестве входного вывода буфера 133, и исток транзистора М12 служит в качестве выходного вывода буфера 133. Более того, сигнал VB подается на задний затвор транзистора М12.

Сигнал RS8, выводимый из TG 13, управляет разомкнутым/замкнутым состоянием ключа 172. В течение периода, продолжающегося от периода сброса до тех пор, пока не закончится преобразование S, ключ 172 находится в замкнутом состоянии. Пока ключ 172 находится в замкнутом состоянии, транзистор М12 формирует истоковый повторитель, и функция буфера 133 активна.

Если функция буфера активна, напряжение, превышающее напряжение опорного сигнала 1 почти на пороговое напряжение транзистора М12, выводится в качестве напряжения истока транзистора М12. Напряжение, превышающее напряжение опорного сигнала 1 почти на пороговое напряжение транзистора М11 блока 14 управления задним затвором, подается на задний затвор транзистора М12 в качестве сигнала VB.

Пороговые напряжения транзисторов М11 и М12 устанавливаются в одинаковое значение. В результате, можно задавать потенциал заднего затвора и потенциал истока транзистора М12 равными одному и тому же потенциалу, и избежать эффекта смещения подложки в истоковом повторителе, тем самым сокращая ухудшение линейности за счет вставки буфера.

Хотя был описан буфер 133, показанный на Фиг. 22 согласно четырнадцатому варианту осуществления, такая же компоновка буфера может использоваться для добавления блока 14 управления задним затвором в тринадцатом, пятнадцатом и шестнадцатом вариантах осуществления.

Несмотря на то, что настоящее изобретение было описано со ссылкой на примерные варианты осуществления, должно быть понятно, что изобретение не ограничено раскрытыми примерными вариантами осуществления. Объем последующей формулы изобретения должен трактоваться в самом широком смысле, чтобы охватывать все такие модификации, а также эквивалентные конструкции и функции.

Изобретение относится к твердотельному устройству считывания изображений, включающему блоки аналого-цифрового преобразования. Техническим результатом является обеспечение возможности сравнивать пиксельный сигнал с различными опорными сигналами для преобразования пиксельного сигнала в цифровой сигнал с высокой точностью, наряду с уменьшением масштаба схемы. Датчик изображения содержит множество наборов единичных пикселей, выводящих пиксельный сигнал на основании электрического заряда, генерируемого посредством фотоэлектрического преобразования, и блок преобразования, преобразующий пиксельный сигнал в цифровой сигнал. Источник опорных сигналов генерирует опорные сигналы и подает сгенерированные сигналы на блок преобразования через линии сигналов. Блок преобразования каждого набора содержит компаратор, который сравнивает уровень опорного сигнала с уровнем пиксельного сигнала, схему подсчета, которая считает время на основании обработки сравнения, схему выбора, которая выбирает среди линий сигналов линию, которая должна быть избирательно подсоединена к входу компаратора, и ключ, который избирательно подсоединяет выбранную линию к входу компаратора и избирательно подсоединяет нагрузку к одной невыбранной из линий сигналов. 2 н. и 8 з.п. ф-лы, 29 ил.

1. Твердотельное устройство (100) считывания изображений, имеющее множество наборов единичных пикселей (10-1), выводящих пиксельный сигнал, и блок (32, 41, 51) преобразования, преобразующий пиксельный сигнал в цифровой сигнал, при этом устройство содержит:
генератор (12) опорных сигналов, выполненный с возможностью генерировать множество опорных сигналов и подавать множество опорных сигналов на блок преобразования через соответствующую одну из множества линий сигналов,
отличающееся тем, что блок преобразования каждого набора содержит:
компаратор (32), выполненный с возможностью сравнивать уровень опорного сигнала с уровнем пиксельного сигнала;
счетчик (41), выполненный с возможностью отсчитывать время на основании сравнения;
селектор (31), выполненный с возможностью выбирать среди множества линий сигналов линию сигналов, которая должна подсоединяться к входу компаратора; и
соединительный узел (120), выполненный с возможностью избирательно подсоединять выбранную линию сигналов к входу компаратора и избирательно подсоединять нагрузку (102) к невыбранной линии сигналов из множества линий сигналов.

2. Устройство по п.1, в котором нагрузка имеет значение емкости, равное значению емкости на входе компаратора.

3. Устройство по п.1, в котором нагрузка является транзистором, имеющим такой же размер, что и транзистор, расположенный на входе компаратора.

4. Устройство по п.1, в котором опорный сигнал в линии сигналов, выбранной селектором, вводится в компаратор через первую буферную схему (123).

5. Устройство по п.4, в котором, по меньшей мере, в период, в течение которого компаратор сравнивает уровень опорного сигнала с уровнем пиксельного сигнала, работает первая буферная схема.

6. Устройство по п.5, в котором нагрузкой является вторая буферная схема (124), по существу эквивалентная первой буферной схеме, и управляющий ток второй буферной схемы меньше, чем управляющий ток первой буферной схемы.

7. Устройство по п.5 или 6, в котором:
перед периодом, в течение которого пиксельный сигнал преобразуется в цифровой сигнал, селектор выбирает среди множества линий сигналов линию сигналов, на которую генератор опорных сигналов подает опорное напряжение определения вместо опорного сигнала, чтобы подсоединить ее к входу компаратора, и
в течение упомянутого периода селектор посредством компаратора выбирает линию сигналов, которая должна подсоединяться к входу компаратора, на основании результата сравнения между опорным напряжением определения и уровнем пиксельного сигнала.

8. Твердотельное устройство (100) считывания изображений, имеющее множество наборов единичных пикселей (10-1), выводящих пиксельный сигнал, и блок (32, 41, 51) преобразования, преобразующий пиксельный сигнал в цифровой сигнал, при этом устройство содержит:
генератор (12) опорных сигналов, выполненный с возможностью генерировать множество опорных сигналов и подавать множество опорных сигналов на блок преобразования,
отличающийся тем, что блок преобразования каждого набора содержит:
компаратор (32), выполненный с возможностью сравнивать уровень опорного сигнала с уровнем пиксельного сигнала; и
счетчик (41), выполненный с возможностью отсчитывать время на основании сравнения, и
при этом компаратор содержит:
множество блоков (М1, М2) ввода опорных сигналов, выполненных с возможностью соответствующим образом вводить множество опорных сигналов; и
селектор (101, 115, 116), выполненный с возможностью избирательно разрешать выполнение операции ввода одному из множества блоков ввода опорных сигналов.

9. Устройство по п.8, в котором компаратор дополнительно содержит блок (М4) ввода пиксельных сигналов, выполненный с возможностью вводить пиксельный сигнал, и
в котором множество блоков ввода опорных сигналов и блок ввода пиксельных сигналов сформированы транзисторами с одинаковыми размерами, и транзистор блока ввода опорных сигналов, которому разрешено выполнять операцию ввода, и транзистор блока ввода пиксельных сигналов формируют дифференциальную пару.

10. Устройство по п.8 или 9, в котором:
перед периодом, в течение которого пиксельный сигнал преобразуется в цифровой сигнал, селектор разрешает выполнять операцию ввода блоку ввода опорных сигналов, в который генератор опорных сигналов вводит опорное напряжение определения вместо опорного сигнала, и
в течение периода, исходя из результата сравнения между опорным напряжением определения и уровнем пиксельного сигнала, посредством компаратора селектор выбирает блок ввода опорных сигналов, которому разрешено выполнять операцию ввода.