РАНГОВЫЙ ФИЛЬТР Российский патент 2016 года по МПК G06G7/52 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые фильтры (см., например, фиг. 1 в описании изобретения к патенту РФ 2300143, кл. G06G 7/52, 2007 г. ), которые содержат реляторы двух типов и обеспечивают выбор минимального, медианного или максимального из n входных аналоговых сигналов, где n≠1 есть любое нечетное натуральное число. Причем каждый релятор первого типа содержит компаратор, замыкающий и размыкающий ключи, а каждый релятор второго типа дополнительно содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых фильтров, относятся неоднородный аппаратурный состав, образованный реляторами двух типов, и низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала, в частности, в упомянутом аналоге определяется выражением τ=(τ_K+τ_Кл)×(N+k-2)+τ_Э×N, где τ_K, τ_Э и τ_Кл есть длительности задержек, вносимых соответственно компаратором, элементом ИСКЛЮЧАЮЩЕЕ ИЛИ и замыкающим (размыкающим) ключом; .

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый фильтр (фиг. 1 в описании изобретения к патенту РФ 2172516, кл. G06G 7/52, 2001), который содержит реляторы и обеспечивает выбор минимального, медианного или максимального из n входных аналоговых сигналов, где n≠1 есть любое нечетное натуральное число. Причем каждый релятор содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ=(τ_K+τ_Кл)×(N+k-2)+τ_Э×(N+k-2), где τ_K, τ_Э и τ_Кл, есть длительности задержек, вносимых соответственно компаратором, элементом ИСКЛЮЧАЮЩЕЕ ИЛИ и замыкающим (размыкающим) ключом; .

Техническим результатом изобретения является повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом фильтре, содержащем группы реляторов, среди которых есть группы из k-1 реляторов, в каждой группе выход предыдущего релятора соединен с вторым входом последующего релятора, каждый релятор выполнен в виде компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, при этом k=0,5×(n+1), n≠1 есть любое нечетное натуральное число, особенность заключается в том, что по k-1 реляторов содержат i-я и j-я группы, (А+В+1)-я и (А+В+2)-я группы содержат соответственно А и В-1 реляторов, выход (k-1)-го релятора первой группы, выходы (k-1)-ых реляторов второй, …, A-й групп и выход А-го релятора (А+В+1)-й группы соединены соответственно с вторым входом первого, первыми входами первого, …, (А-1)-го реляторов (А+В+1)-й группы и выходом рангового фильтра, первый и второй управляющие входы которого подключены соответственно к объединенным входам управления всех реляторов i-й, j-й групп и объединенным входам управления всех реляторов (А+В+1)-й, (А+В+2)-й групп, при этом , , кроме того, при n=3 выход (k-1)-го релятора (A+l)-й группы соединен с первым входом А-го релятора (А+В+1)-й группы, а при n>3 выход (k-1)-го релятора (А+1)-й группы, выходы (k-1)-ых реляторов (А+2)-й, …, (А+В)-й групп и выход (B-1)-го релятора (А+В+2)-й группы подключены соответственно к второму входу первого, первым входам первого, …, (В-1)-го реляторов (А+В+2)-й группы и первому входу А-то релятора (А+В+1)-й группы.

На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого рангового фильтра и схема релятора, использованного при построении указанного фильтра.

Ранговый фильтр (фиг. 1) содержит реляторы 1₁₁, …, 1_(A+B+2)(B-1), где , , k=0,5×(n+1), n≠1 есть любое нечетное натуральное число. Каждый релятор выполнен в виде компаратора 2, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 4₁ и 4₂, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 4₁ и 4₂ (фиг. 2). Все реляторы сгруппированы так, что i-я , j-я , (А+В+1)-я и (А+В+2)-я группы содержат соответственно реляторы 1_i1, …, 1_i(k-1), 1_j1, …, 1_j(k-1), 1_(A+B+1)1, …, 1_(A+B+1)A и 1_(A+B+2)1, …, 1_(A+B+2)(B-1), причем в каждой группе выход предыдущего релятора соединен с вторым входом последующего релятора, выходы реляторов 1_1(k-1), 1_2(k-1), …, 1_A(k-1) и 1_(A+B+1)A подключены соответственно к второму входу релятора 1_(A+B+1)1, первым входам реляторов 1_(A+B+1)1, …, 1_(A+B+1)(A-1) и выходу рангового фильтра, первый и второй управляющие входы которого соединены соответственно с объединенными входами управления реляторов 1_i1, …, 1_i(k-1), 1_j1, …, 1_j(k-1) и объединенными входами управления реляторов 1_(A+B+1)1, …, 1_(A+B+1)A, 1_(A+B+2)1, …, 1_(A+B+2)(B-1), кроме того при n=3 выход релятора 1_(А+1)(k-1) подключен к первому входу релятора 1_(A+B+1)A, а при n>3 выходы реляторов 1_(A+1)(k-1), 1_(A+2)(k-1), …, 1_(A+B)(k-1) и 1_(A+B+2)(B-1) соединены соответственно с вторым входом релятора 1_(A+B+2)1, первыми входами реляторов 1_(A+B+2)1, …, 1_(A+B+2)(B-1) и 1_(A+B+1)A.

Работа предлагаемого рангового фильтра осуществляется следующим образом. На его первом, втором управляющих входах фиксируются соответственно цифровые управляющие сигналы f₁, f₂∈{0,1}. На второй вход релятора 1_i1, первые входы реляторов 1_i1, …, 1_i(k-1) подается соответственно набор x_n, x_i1, …, x_i(k-1) (x_il,…,x_i(k-1)∈{x_l,…,x_n-1}, х₁, …, x_n - входные аналоговые сигналы (напряжения), i1≠…≠i(k-1), k=0,5×(n+1), n≠1 - любое нечетное натуральное число) так, чтобы наборы x_n, x₁₁, …, x_1(k-1) - x_n, x_A1, …, x_A(k-1) были неповторяющимися, при этом . На второй вход релятора 1_j1, первые входы реляторов 1_j1, …, 1_j(k-1) подается соответственно набор x_j1,x_j2,…x_jk∈{x₁,…,x_n-1} (j1≠…≠jk) так, чтобы наборы х_(A+1)1,…,х_(A+1)k - х_(А+B)1,…,х_(А+B)k были неповторяющимися, при этом . Если на входе управления релятора (фиг. 2) присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, когда на входе управления релятора (фиг. 2) присутствует логический «0» (логическая «1»), этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом, втором входах. Таким образом, операция, воспроизводимая предлагаемым фильтром, определяется выражением

где ∨ и ∧ есть символы операций max и min; x_ml,…,x_mk∈{х₁,…,x_n}, m1≠…≠mk, {х₁₁,…,x_1k}≠…≠{x_N1,…,x_Nk}; . Последнее равенство получено на основе следующих рассуждений:

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый фильтр обеспечивает выбор минимального, медианного или максимального из n (n≠1 - любое нечетное натуральное число) входных аналоговых сигналов, содержит также как и прототип k×N-1 реляторов (фиг. 2) и обладает более высоким быстродействием, поскольку максимальное время задержки распространения сигнала в предлагаемом ранговом фильтре определяется выражением τ=(τ_K+τ_Кл)×А+k-1)+τ_Э×(А+k-1), где τ_K, τ_Э и τ_Кл есть длительности задержек, вносимых соответственно компаратором, элементом ИСКЛЮЧАЮЩЕЕ ИЛИ и замыкающим (размыкающим) ключом; , причем

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является повышение быстродействия рангового фильтра. Ранговый фильтр содержит группы реляторов, причем каждый из k×(A+B)-1 реляторов (1₁₁,…,1_(A+B+2)(B-1)) содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи (4₁ и 4₂). 2 ил.

Ранговый фильтр, содержащий группы реляторов, среди которых есть группы из k-1 реляторов, в каждой группе выход предыдущего релятора соединен с вторым входом последующего релятора, каждый релятор выполнен в виде компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, при этом k=0,5×(n+1), n≠1 есть любое нечетное натуральное число, отличающийся тем, что по k-1 реляторов содержат i-я $$(i=\overline{\mathrm{1,}A})$$ и j-я $$(j=\overline{A+\mathrm{1,}A+B})$$ группы, (A+B+1)-я и (A+B+2)-я группы содержат соответственно A и B-1 реляторов, выход (k-1)-го релятора первой группы, выходы (k-1)-ых реляторов второй, …, A-й групп и выход A-го релятора (A+B+1)-й группы соединены соответственно с вторым входом первого, первыми входами первого, …, (A-1)-го реляторов (A+B+1)-й группы и выходом рангового фильтра, первый и второй управляющие входы которого подключены соответственно к объединенным входам управления всех реляторов i-й, j-й групп и объединенным входам управления всех реляторов (A+B+1)-й, (A+B+2)-й групп, при этом $$A=\frac{(n-1)!}{(k-1)!\times (n-k)!}$$ , $$B=\frac{(n-1)!}{k!\times (n-k-1)!}$$ , кроме того, при n=3 выход (k-1)-го релятора (A+1)-й группы соединен с первым входом A-го релятора (A+B+1)-й группы, а при n>3 выход (k-1)-го релятора (A+1)-й группы, выходы (k-1)-ых реляторов (A+2)-й, …, (A+B)-й групп и выход (B-1)-го релятора (A+B+2)-й группы подключены соответственно к второму входу первого, первым входам первого, …, (B-1)-го реляторов (A+B+2)-й группы и первому входу A-го релятора (A+B+1)-й группы.