ЦИФРОВОЕ ФАЗОСМЕЩАЮЩЕЕ УСТРОЙСТВО Российский патент 2017 года по МПК G01R25/00 

Изобретение относится к импульсной технике, в частности к устройствам для задания фазового сдвига электрических сигналов, и может быть использовано в цифровых системах управления полупроводниковыми преобразователями.

Известны аналоговые фазосмещающие устройства (ФСУ) различного типа /1/, наиболее совершенными из которых являются ФСУ вертикального типа.

Их недостатками являются необходимость настройки и погрешности, вызванные дрейфом и нестабильностью элементов.

Известно цифровое ФСУ вертикального типа, содержащее числовой компаратор, генератор импульсов, счетчик и узел синхронизации /2/.

Его недостатком является погрешность задания углов управления в условиях нестабильности частоты напряжения при питании от источников ограниченной мощности.

Наиболее близким по технической сущности к изобретению является цифровое фазосдвигающее устройство, содержащее формирователь прямоугольных импульсов, делитель частоты на два, два формирователя коротких импульсов, пять логических элемента И, логический элемент НЕ, генератор стабильных импульсов, два реверсивных счетчика, RS-триггер, два блока сдвига разрядов и счетчик /3/.

Недостатком прототипа являются невозможность равномерного изменения заданного угла и погрешность задания угла управления при нестабильности частоты питающего напряжения.

Цель изобретения - расширение функциональных возможностей.

Цель изобретения достигается тем, что цифровое фазосмещающие устройство, содержащее формирователь прямоугольных импульсов, первый формирователя коротких импульсов, выход которого подключен к входу записи исходного числа вычитающего счетчика, логический элемент НЕ, выход которого подключен к входу второго формирователя коротких импульсов и к первому входу второго логического элемента И, связанного вторым входом с выходом генератора импульсов стабильной частоты и вторым входом первого логического элемента И, снабжено числовым компаратором, задающим регистром, блоком памяти и суммирующим счетчиком, счетный вход которого подключен к выходу второго логического элемента И, сбросовый вход - к выходу второго формирователя коротких импульсов, а разряды выхода - к соответствующим разрядам входа исходного числа вычитающего счетчика и входа адреса первой координаты блока памяти, к разрядам входа адреса второй координаты которого подключены соответствующие разряды выхода задающего регистра, а разряды выхода блока памяти соединены с соответствующими разрядами второго входа числового компаратора, выход РАВНО которого является выходом устройства и который разрядами первого входа связан с соответствующими разрядами выхода вычитающего счетчика, вычитающий вход которого подключен к выходу первого логического элемента И, первый вход которого связан с входом логического элемента НЕ, входом первого формирователя коротких импульсов и выходом формирователя прямоугольных импульсов, вход которого через диод подключен к сети.

Суммирующий счетчик и связанные с ним по входам элементы обеспечивают формирование кода полупериода питающего напряжения. Вычитающий счетчик и связанные с ним по входам элементы обеспечивают формирование кода опорного напряжения, снижающегося по линейному закону. Задающий регистр устанавливает код угла управления (сдвига). Блок памяти выдает код управляющего напряжения в зависимости от частоты питающей сети и необходимого угла управления. Числовой компаратор с его связями по входам вырабатывает управляющий импульс с заданным углом управления.

На фиг. 1 представлена схема цифрового фазосмещающего устройства, на фиг. 2 - эпюры сигналов на элементах устройства.

Цифровое фазосмещающее устройство (фиг. 1) включает формирователь прямоугольных импульсов 1, первый 2 и второй 3 формирователи коротких импульсов, логический элемент НЕ 4, первый 5 и второй 6 логический элемент И, суммирующий счетчик 7, вычитающий счетчик 8, числовой компаратор 9, блок памяти 10, генератор 11 импульсов стабильной частоты, задающий регистр 12 и диод 13. На выходе задающего регистра 12 устанавливается код угла управления. По адресам двухмерного блок памяти 10 записаны коды задающего напряжения соответствующие частоте питающего напряжения и заданному углу α^(j) управления

где - i-тый адрес по первой координате, который формируется на выходе счетчика 7 и равен коду частоты питающего напряжения ;

ƒ₁₁ - частота генератора 11 импульсов стабильной частоты;

- i-тое значение частоты питающего напряжения, которая изменяется в диапазоне

Δƒ_ном - номинальная частота;

Δƒ - отклонение частоты;

i - номер адреса по первой координате i=1, 2, 3…n, при этом соответствует а соответствует ;

j-тый адрес по второй координате , который задается регистром 12;

j - номер адреса по второй координате j=1, 2, 3…m, при этом соответствует , а соответствует α^(m)=180°.

Фазосмещающее устройство работает следующим образом. В момент времени t₁ (фиг. 2) появляется отрицательной полуволна питающего напряжения u_c. Сигнал X1 на выходе формирователя 1 исчезает, а на выходе логического элемента НЕ 4 сигнал Х4 появляется. По фронту импульса Х4 формирователь 3 коротких импульсов вырабатывает импульс Х3, который обнуляет счетчик 7. Одновременно импульсом Х4 с выхода элемента НЕ 4, длительность которого равна половине периода T_C питающего напряжения u_c, подготавливается по первому входу элемент И 6. С выхода генератора импульсов 11 через элемент И 6 на счетный вход счетчика 7 начинают поступать импульсы Х6. На его выходе начинает формироваться код Х7 полупериода T_C/2 питающего напряжения. Его формирование завершается в момент времени t₂ (фиг. 2), когда через диод 13 проходит на вход формирователя 1 положительная полуволна питающего напряжения u_c. При этом исчезает сигнал Х4 на выходе элемента НЕ 4, предотвращая дальнейшее поступление импульсов X11 на счетчик 7, и появляется сигнал X1 на выходе формирователя 1. По фронту сигнала X1 формирователь 2 вырабатывает импульс Х2 и в счетчик 8 записывается код Х7 полупериода питающего напряжения с выхода счетчика 7. Одновременно сигналом X1 с выхода формирователя 1 подготавливается элемент И 5 по первому входу. Через элемент И 5 с выхода генератора 11 на вычитающий вход счетчика 8 проходят импульсы Х5. Код Х8 на выходе счетчика 8 начинает уменьшаться. Этот код Х8 поступает на первый вход компаратора 9. На второй вход числового компаратора 9 подан код X10 управляющего напряжения с выхода блока памяти 10, который выбран из ячеек блока 10 в зависимости от кода Х7 полупериода, сформированного на выходе счетчика 7, и кода X12 угла управления, установленного на выходе регистра 12. Коды Х8 и X10, поступающие на входы компаратора 9, сравниваются. В момент времени t₃ (фиг. 2), когда наступает равенство входных кодов компаратора 9, на выходе компаратора 9 появляется управляющий сигнал Х9, поступающий на выходной формирователь системы управления, который открывает соответствующий вентиль вентильного комплекта (на схеме не показаны). Момент t₃ появления управляющего импульса Х9 соответствует углу управления α и мгновенному значению U_α питающего напряжения u_c.

Если к моменту времени t5 (фиг. 2) частота питающего напряжения изменилась, например увеличилась, то к моменту времени t₆ (фиг. 2) на выходе счетчика 7 будет сформирован меньший код Х7, который поступит на вход адреса первой координаты блока памяти 10. На выходе блока памяти 10 появится меньший код X10. Равенство кодов Х8 и X10 наступит раньше в момент времени t₇ (фиг. 2). Однако управляющий импульс Х9 на выходе компаратора появится при прежнем угле управления α, которому, как и прежде, соответствует мгновенное значение U_α питающего напряжения u_c, что указывает на стабильность угла управления в условиях нестабильности частоты, которая наблюдается при питании от источника электроэнергии ограниченной мощности.

Таким образом, предложенное устройство обеспечивает практически плавное изменение заданного угла управления и высокую его стабильность в условиях нестабильности частоты питающей сети. Ступень Δα изменения заданного угла управления α зависит от разрядности m регистра 12 и составляет Δα=180°/m. Погрешность δα угла управления α определяется соотношением частот сети и генератора импульсов 11 δα<ƒ₁₁/(2ƒ_C) и разрядностью k счетчиков 7, 8, компаратора 9 и блока памяти 10, которая связана с упомянутыми частотами соотношением .

Источники информации

1. Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника: Учебник для вузов / Под ред. В.А. Лабунцова. – М.: Энергоатомиздат, 1988. С. 275-287.

2. Там же. С. 284-285, рис. 8.7.

3. Описание изобретения к авторскому свидетельству SU 1622835 A1, 1991.

Изобретение относится к импульсной технике, в частности к устройствам для задания фазового сдвига электрических сигналов, и может быть использовано в цифровых системах управления полупроводниковыми преобразователями. Цифровое фазосмещающее устройство включает формирователь прямоугольных импульсов 1, первый 2 и второй 3 формирователи коротких импульсов, логический элемент НЕ 4, первый 5 и второй 6 логический элемент И, суммирующий счетчик 7, вычитающий счетчик 8, числовой компаратор 9, блок памяти 10, генератор 11 импульсов стабильной частоты, задающий регистр 12 и диод 13. На выходе задающего регистра 12 устанавливается код угла управления. Устройство с высокой точностью обеспечивает компенсацию искажения кривой переменного напряжения. Устройство обеспечивает практически плавное изменение заданного угла управления и высокую его стабильность в условиях нестабильности частоты питающей сети. Технический результат заключается в расширении функциональных возможностей. 2 ил.

Цифровое фазосмещающее устройство, содержащее формирователь прямоугольных импульсов, первый формирователь коротких импульсов, выход которого подключен к входу записи исходного числа вычитающего счетчика, логический элемент НЕ, выход которого подключен к входу второго формирователя коротких импульсов и к первому входу второго логического элемента И, связанного вторым входом с выходом генератора импульсов стабильной частоты и вторым входом первого логического элемента И, отличающееся тем, что с целью расширения функциональных возможностей снабжено числовым компаратором, задающим регистром блоком памяти и суммирующим счетчиком, счетный вход которого подключен к выходу второго логического элемента И, сбросовый вход - к выходу второго формирователя коротких импульсов, а разряды выхода - к соответствующим разрядам входа исходного числа вычитающего счетчика и входа адреса первой координаты блока памяти, к разрядам входа адреса второй координаты которого подключены соответствующие разряды выхода задающего регистра, а разряды выхода блока памяти соединены с соответствующим разрядам второго входа числового компаратора, выход РАВНО которого является выходом устройства и который разрядами первого входа связан с соответствующими разрядами выхода вычитающего счетчика, вычитающий вход которого подключен к выходу первого логического элемента И, первый вход которого связан с входом логического элемента НЕ, входом первого формирователя коротких импульсов и выходом формирователя прямоугольных импульсов, вход которого через диод подключен к сети.