ЦИФРОВОЕ ФАЗОСМЕЩАЮЩЕЕ УСТРОЙСТВО Российский патент 2018 года по МПК H03H7/18 H03H17/08 G01R25/00 

Изобретение относится к импульсной технике, в частности к устройствам для задания фазового сдвига электрических сигналов, и может быть использовано в цифровых системах управления полупроводниковыми преобразователями.

Известны аналоговые фазосмещающие устройства (ФСУ) различного типа /1/, наиболее совершенными из которых являются ФСУ вертикального типа.

Их недостатками являются необходимость настройки и погрешности вызванные дрейфом и нестабильностью элементов.

Известно цифровое ФСУ вертикального типа, содержащее числовой компаратор, генератор импульсов, счетчик и узел синхронизации /2/.

Его недостатком является погрешность задания углов управления в условиях нестабильности частоты напряжения при питании от источников ограниченной мощности.

Наиболее близким по технической сущности к изобретению является цифровое фазосмещающее устройство /3/, содержащее формирователь прямоугольных импульсов, первый формирователь коротких импульсов, выход которого подключен к входу записи исходного числа вычитающего счетчика, логический элемент НЕ, выход которого подключен к входу второго формирователя коротких импульсов и к первому входу второго логического элемента И, связанного вторым входом с выходом генератора импульсов стабильной частоты и вторым входом первого логического элемента И, а счетный вход суммирующего счетчика подключен к выходу второго логического элемента И, сбросовый вход счетчика - к выходу второго формирователя коротких импульсов, а разряды выхода - к соответствующим разрядам входа исходного числа вычитающего счетчика и входа адреса первой координаты блока памяти, к разрядам входа адреса второй координаты которого подключены соответствующие разряды выхода задающего регистра, а разряды выхода блока памяти соединены с соответствующими разрядами второго входа числового компаратора, выход РАВНО которого является выходом устройства и который разрядами первого входа связан с соответствующими разрядами выхода вычитающего счетчика, вычитающий вход которого подключен к выходу первого логического элемента И, первый вход которого связан с входом логического элемента НЕ, входом первого формирователя коротких импульсов и выходом формирователя прямоугольных импульсов, вход которого через диод подключен к сети.

Недостатком прототипа является невысокая разрешающая способность по времени, равная периоду питающего напряжения.

Цель изобретения - повышение разрешающей способности по времени.

Цель изобретения достигается тем, что фазосмещающее устройство, содержащее формирователь прямоугольных импульсов, вход которого через диод подключен к сети, а выход которого подключен к входу первого формирователя коротких импульсов, первому входу первого элемента И и входу элемента НЕ, выход которого соединен с первым входом второго элемента И и входом второго формирователя коротких импульсов, выход которого подключен к сбросовому входу первого суммирующего счетчика, счетный вход которого соединен с выходом второго элемента И, связанного с выходом генератора стабильных импульсов и вторым входом первого элемента И, кроме того, к соответствующим разрядам входа адреса второй координаты блока памяти подключены соответствующие разряды выхода задающего регистра, а разряды выхода блока памяти соединены с соответствующими разрядами второго входа числового компаратора, выход РАВНО которого является выходом устройства и который разрядами первого входа связан с соответствующими разрядами выхода вычитающего счетчика, снабжено регистром памяти, элементом ИЛИ, RS-триггером, первым и вторым электронными ключами и вторым суммирующим счетчиком, счетный вход которого подключен к выходу первого элемента И, а сбросовый вход - к выходу первого формирователя коротких импульсов, с которым соединены второй вход элемента ИЛИ и сбросовый вход RS-триггера, связанного единичным входом с выходом второго формирователя коротких импульсов и первым входом элемента ИЛИ, прямым выходом - с управляющим входом второго электронного ключа, а инверсным - с управляющим входом первого электронного ключа, причем соответствующие разряды входов первого и второго ключа подключены к соответствующим разрядам выходов первого и второго суммирующего счетчика соответственно, а соответствующие разряды выходов первого и второго ключа подключены к соответствующим разрядам информационного входа регистра памяти, соответствующие разряды выхода которого соединены с соответствующими разрядами входа адреса первой координаты блока памяти и разрядами входа исходного числа вычитающего счетчика, вычитающий вход которого подключен к выходу генератора стабильных импульсов, кроме того, выход элемента ИЛИ соединен с входом записи исходного числа вычитающего счетчика и входом записи регистра памяти.

Второй суммирующий счетчик обеспечивает измерение длительности положительного полупериода. RS-триггер, первый и второй электронные ключи, элемент ИЛИ и их связи обеспечивают поочередную запись кодов длительности положительного и отрицательного полупериодов питающего напряжения.

На фиг. 1 представлена схема цифрового фазосмещающего устройства, на фиг. 2 - эпюры сигналов на элементах устройства.

Цифровое фазосмещающее устройство (фиг. 1) включает диод 1, формирователь прямоугольных импульсов 2, логический элемент НЕ 3, первый 4 и второй 5 формирователи коротких импульсов, первый 6 и второй 7 логический элемент И, второй 8 и первый 9 суммирующий счетчик, второй 10 и первый 11 электронный ключ, генератор 12 импульсов стабильной частоты, RS-триггер 13, логический элемент ИЛИ 14, регистр памяти 15, вычитающий счетчик 16, числовой компаратор 17, двухмерный блок памяти 18, задающий регистр 19.

По адресам двухмерного блок памяти 18 записаны коды К₁₈^(i,j) задающего напряжения соответствующие частоте f_c⁽ⁱ⁾ питающего напряжения и заданному углу α^(j) управления

К₁₈^(i,j) = К₁₅⁽ⁱ⁾/К₁₂^(j),

где К₁₅⁽ⁱ⁾ - i-й адрес по первой координате, который формируется на выходе регистра 15 и равен коду частоты питающего напряжения К₁₅⁽ⁱ⁾=f₁₂/(2f_C⁽ⁱ⁾);

f₁₂ - частота генератора 12 импульсов стабильной частоты;

f_C⁽ⁱ⁾ - i-е значение частоты питающего напряжения, которая изменяется в диапазоне f_ном-Δf≤f_C⁽ⁱ⁾≤f_ном+Δf;

f_ном - номинальная частота;

Δf - отклонение частоты;

i - номер адреса по первой координате i = 1, 2, 3…n, при этом f_C⁽¹⁾ соответствует f_C=f_ном+Δf, а f_C⁽ⁿ⁾ соответствует f_C=f_ном-Δf;

К₁₉^(j) - j-й адрес по второй координате К₁₉^(j)=π/α^(j)=180°/α^(j), который задается регистром 19;

j - номер адреса по второй координате j=1, 2, 3…m, при этом К₁₉^(j) соответствует α⁽¹⁾=180°/m, а К₁₉^(m) соответствует α^(m)=180°.

Фазосмещающее устройство работает следующим образом. В момент времени t₁ (фиг. 2) появляется отрицательная полуволна питающего напряжения u_с. Сигнал Х2 на выходе формирователя 2 исчезает, а на выходе логического элемента НЕ 3 сигнал Х3 появляется. По фронту импульса Х3 формирователь 5 коротких импульсов вырабатывает импульс Х5, который обнуляет счетчик 9. Одновременно импульсом Х3 с выхода элемента НЕ 3, длительность которого равна половине периода Тс питающего напряжения u_с, подготавливается по первому входу элемент И 7. С выхода генератора импульсов 12 через элемент И 7 на счетный вход счетчика 9 начинают поступать импульсы Х7. На выходе счетчика 9 начинает формироваться код Х9 полупериода Т_C/2 питающего напряжения. Его формирование завершается в момент времени t₂ (фиг. 2), когда через диод 1 проходит на вход формирователя 2 положительная полуволна питающего напряжения u_с. При этом появляется сигнал Х2 на выходе формирователя 2, и исчезает сигнал Х3 на выходе элемента НЕ 3, предотвращая дальнейшее поступление импульсов X12 на счетчик 9. По фронту сигнала Х2 формирователь 4 вырабатывает импульс Х4, который переводит триггер 13 в нулевое состояние. Сигналом с его инверсного выхода открывается электронный ключ 11, подающий с выхода счетчика 9 код Х9 полупериода питающего напряжения на информационный вход регистра памяти 15. Вместе с тем импульс Х4 через элемент ИЛИ 14 производит запись кода Х9 в регистр 15, подавая его на вход по первой координате адреса блока памяти 18 и вычитающий счетчик 16. На вычитающий вход счетчика 16 проходят импульсы X12 с выхода генератора 12. Код X16 на выходе счетчика 16 начинает уменьшаться. Этот код Х8 поступает на первый вход компаратора 17. На второй вход числового компаратора 17 подан код X18 управляющего напряжения с выхода блока памяти 18, который выбран из ячеек блока 18 в зависимости от кода Х9 полупериода, сформированного на выходе счетчика 9, и кода X19 угла управления, установленного на выходе регистра 19. Коды Х8 и X10, поступающие на входы компаратора 9, сравниваются.

В момент времени t₃ (фиг. 2), когда наступает равенство входных кодов компаратора 17, на его выходе появляется управляющий сигнал X17, поступающий на выходной формирователь системы управления, который открывает соответствующий вентиль вентильного комплекта (на схеме не показаны). Момент t₃ появления управляющего импульса X17 соответствует углу управления α и мгновенному значению U_α питающего напряжения u_с по результатам измерения длительности отрицательного полупериода. Формирование очередного управляющего импульса X17 происходит по результатам измерения длительности положительного полупериода следующим образом.

Вместе с появлением положительной полуволны в момент времени t₂ (фиг. 2) импульсом Х2 подготавливается по первому входу элемент И 6, через который начинают поступать импульсы X12 с выхода генератора 12 на вход счетчика 8. На выходе счетчика 8 формируется код Х8 длительности положительного полупериода. В момент времени t₄ (фиг. 2), когда завершается положительный полупериод, появляется импульс Х3 на выходе элемента НЕ 3 и импульс Х5 на выходе формирователя 5, который переводит триггер 13 в единичное состояние. Сигналом с прямого выхода триггера 13 открывается электронный ключ 10, через который в регистр памяти 15 записывается код Х8 длительности положительного полупериода. Далее формируется управляющий импульс X17 так же, как и по результатам измерения длительности отрицательной полуволны.

В результате каждую половину периода обновляется код X15 на выходе регистра 15 и момент подачи управляющего импульса X17 в соответствии с изменением частоты питающего напряжения.

Если к моменту времени t₄ (фиг. 2) частота питающего напряжения изменилась, например увеличилась, то к моменту времени t₄ (фиг. 2) на выходе регистра 15 будет сформирован меньший код X15, который поступит на вход адреса первой координаты блока памяти 18. На выходе блока памяти 18 появится меньший код X18. Равенство кодов X18 и X16 наступит раньше в момент времени t₅ (фиг. 2). Однако управляющий импульс X17 на выходе компаратора 17 появится при прежнем угле управления α, которому, как и прежде, соответствует мгновенное значение U_α питающего напряжения u_с, что указывает на стабильность угла управления в условиях нестабильности частоты, которая наблюдается при питании от источника электроэнергии ограниченной мощности.

Таким образом, предложенное устройство, обеспечивая практически плавное изменение заданного угла управления и высокую его стабильность в условиях нестабильности частоты питающей сети, имеет в два раза большую разрешающую способность по времени (половина периода). Ступень Δα изменения заданного угла управления α зависит от разрядности m регистра 19 и составляет Δα=180°/m. Погрешность δα угла управления α определяется соотношением частот сети и генератора импульсов 12 δα<f₁₁/(2f_C) и разрядностью k счетчиков 8, 9, компаратора 17 и блока памяти 18, которая связана с упомянутыми частотами соотношением f₁₁/(2f_C)<2^k-1-1.

Источники информации

1. Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника: Учебник для вузов / Под ред. В.А. Лабунцова. - М.: Энергоатомиздат, 1988, с. 275-287.

2. То же, с. 284-285, рис. 8.7.

3. Описание изобретения к патенту RU №2612055 C1, G01R 25/00, 2017.

Изобретение относится к импульсной технике, в частности к устройствам для задания фазового сдвига электрических сигналов, и может быть использовано в цифровых системах управления полупроводниковыми преобразователями. Технический результат - повышение разрешающей способности по времени. Цифровое фазосмещающее устройство включает диод 1, формирователь прямоугольных импульсов 2, логический элемент НЕ 3, первый 4 и второй 5 формирователь коротких импульсов, первый 6 и второй 7 логический элемент И, второй 8 и первый 9 суммирующий счетчик, второй 10 и первый 11 электронный ключ, генератор 12 импульсов стабильной частоты, RS-триггер 13, логический элемент ИЛИ 14, регистр памяти 15, вычитающий счетчик 16, числовой компаратор 17, двухмерный блок памяти 18, задающий регистр 19. Цифровое фазосмещающее устройство, обеспечивая практически плавное изменение заданного угла управления и высокую его стабильность в условиях нестабильности частоты питающей сети, имеет в два раза большую разрешающую способность по времени (половина периода). 2 ил.

Цифровое фазосмещающее устройство, содержащее формирователь прямоугольных импульсов, вход которого через диод подключен к сети, а выход которого подключен к входу первого формирователя коротких импульсов, первому входу первого элемента И и входу элемента НЕ, выход которого соединен с первым входом второго элемента И и входом второго формирователя коротких импульсов, выход которого подключен к сбросовому входу первого суммирующего счетчика, счетный вход которого соединен с выходом второго элемента И, связанного с выходом генератора стабильных импульсов и вторым входом первого элемента И, кроме того, к соответствующим разрядам входа адреса второй координаты блока памяти подключены соответствующие разряды выхода задающего регистра, а разряды выхода блока памяти соединены с соответствующими разрядами второго входа числового компаратора, выход РАВНО которого является выходом устройства и который разрядами первого входа связан с соответствующими разрядами выхода вычитающего счетчика, отличающееся тем, что с целью повышения разрешающей способности по времени снабжено регистром памяти, элементом ИЛИ, RS-триггером, первым и вторым электронными ключами и вторым суммирующим счетчиком, счетный вход которого подключен к выходу первого элемента И, а сбросовый вход - к выходу первого формирователя коротких импульсов, с которым соединены второй вход элемента ИЛИ и сбросовый вход RS-триггера, связанного единичным входом с выходом второго формирователя коротких импульсов и первым входом элемента ИЛИ, прямым выходом - с управляющим входом второго электронного ключа, а инверсным - с управляющим входом первого электронного ключа, причем соответствующие разряды входов первого и второго ключа подключены к соответствующим разрядам выходов первого и второго суммирующего счетчика соответственно, а соответствующие разряды выходов первого и второго ключа подключены к соответствующим разрядам информационного входа регистра памяти, соответствующие разряды выхода которого соединены с соответствующими разрядами входа адреса первой координаты блока памяти и разрядами входа исходного числа вычитающего счетчика, вычитающий вход которого подключен к выходу генератора стабильных импульсов, кроме того, выход элемента ИЛИ соединен с входом записи исходного числа вычитающего счетчика и входом записи регистра памяти.