НАСТРАИВАЕМЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2017 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известен логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента, четыре входа, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Известен логический модуль (патент РФ 2398265, кл. G06F 7/57, 2010 г.), который содержит два мажоритарных элемента, элемент И, элемент ИЛИ, пять входов, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, Н03K 19/23, опубл. 27.02.2015 г.), предназначенный для реализации простых симметричных булевых функций, зависящих от трех аргументов, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов.

Указанный технический результат при осуществлении изобретения достигается тем, настраиваемый логический модуль, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля, особенность заключается в том, что в него дополнительно введены четыре элемента И, два элемента НЕ, два элемента ИЛИ, СУММАТОР ПО МОДУЛЮ ДВА, причем первый вход модуля соединен с первым входом первого элемента И, первым входом первого элемента ИЛИ, первым входом СУММАТОРА ПО МОДУЛЮ ДВА, второй вход модуля соединен с вторым входом первого элемента И, вторым входом первого элемента ИЛИ, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА, третий вход модуля соединен с третьим входом первого элемента И, третьим входом первого элемента ИЛИ, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА, четвертый вход модуля соединен с четвертым входом первого элемента И и первым входом второго элемента И и через первый элемент НЕ соединен с первым входом третьего элемента И и первым входом четвертого элемента И, пятый вход модуля соединен с вторым входом третьего элемента И, вторым входом второго элемента И и через второй элемент НЕ соединен с вторым входом четвертого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с третьим входом третьего элемента И, выход мажоритарного элемента соединен с третьим входом четвертого элемента И, выход СУММАТОРА ПО МОДУЛЮ ДВА соединен с третьим входом второго элемента И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, выход второго элемента И соединен с четвертым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом модуля.

На чертеже представлена схема настраиваемого логического модуля.

Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, СУММАТОР ПО МОДУЛЮ ДВА 16. Элементы схемы соединены следующим образом. Первый вход модуля 1 соединен с первым входом первого элемента И 8, первым входом первого элемента ИЛИ 14, первым входом СУММАТОРА ПО МОДУЛЮ ДВА 16, первым входом мажоритарного элемента 7, второй вход модуля 2 соединен с вторым входом первого элемента И 8, вторым входом первого элемента ИЛИ 14, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА 16, вторым входом мажоритарного элемента 7, третий вход модуля 3 соединен с третьим входом первого элемента И 8, третьим входом первого элемента ИЛИ 14, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА 16, третьим входом мажоритарного элемента 7, четвертый вход модуля 4 соединен с четвертым входом первого элемента И 8 и первым входом второго элемента И 11 и через первый элемент НЕ 12 соединен с первым входом третьего элемента И 9 и первым входом четвертого элемента И 10, пятый вход модуля 5 соединен с вторым входом третьего элемента И 9, вторым входом второго элемента И 11 и через второй элемент НЕ 13 соединен с вторым входом четвертого элемента И 10, выход первого элемента И 8 соединен с первым входом второго элемента ИЛИ 15, выход первого элемента ИЛИ 14 соединен с третьим входом третьего элемента И 9, выход мажоритарного элемента 7 соединен с третьим входом четвертого элемента И 10, выход СУММАТОРА ПО МОДУЛЮ ДВА 16 соединен с третьим входом второго элемента И 11, выход третьего элемента И 9 соединен с вторым входом второго элемента ИЛИ 15, выход четвертого элемента И 10 соединен с третьим входом второго элемента ИЛИ 15, выход второго элемента И 11 соединен с четвертым входом второго элемента ИЛИ 15, выход второго элемента ИЛИ соединен с выходом модуля 6.

Работа устройства осуществляется следующим образом.

В зависимости от значений входных сигналов Y₁, Y₂, Y₃, Y₄, Y₅, на входах 1, 2, 3, 4, 5 модуля, на выходе 6 модуля и на выходах его элементов реализуются булевые функции, приведенные в табл. 1

Устройство реализует следующие булевые функции от трех аргументов (X₁, Х₂, Х₃):

- симметричные булевые функции (C₁, С₂, С₃);

- пороговые булевые функции (P₁, Р₂, Р₃, P₄, P₅).

Для реализации заданных булевых функций необходимо на входы 1, 2, 3, 4, 5 устройства подать настроечные сигналы из множества {0, 1, X₁, , Х₂, , Х₃, } в соответствии с таблицей настроек и видом реализуемой булевой функции (табл. 2). Значения настроечных сигналов приведены в табл. 3. На выходе 6 реализуется выбранная булевая функция.

Вид реализуемых симметричных булевых функций:

C₁=X₁ v Х₂ v Х₃; С₂=Х₁Х₂ v Х₁Х₃ v Х₂Х₃; С₃=Х₁Х₂Х₃.

В табл. 4 приведены описания характеристик реализуемых пороговых функций.

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует не только симметричные булевые функции, но и пороговые булевые функции от трех аргументов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов. Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, сумматор по модулю два 16. 1 ил., 4 табл.

Настраиваемый логический модуль, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля, отличающийся тем, что дополнительно содержит четыре элемента И, два элемента НЕ, два элемента ИЛИ, СУММАТОР ПО МОДУЛЮ ДВА, причем первый вход модуля соединен с первым входом первого элемента И, первым входом первого элемента ИЛИ, первым входом СУММАТОРА ПО МОДУЛЮ ДВА, второй вход модуля соединен с вторым входом первого элемента И, вторым входом первого элемента ИЛИ, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА, третий вход модуля соединен с третьим входом первого элемента И, третьим входом первого элемента ИЛИ, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА, четвертый вход модуля соединен с четвертым входом первого элемента И и первым входом второго элемента И и через первый элемент НЕ соединен с первым входом третьего элемента И и первым входом четвертого элемента И, пятый вход модуля соединен с вторым входом третьего элемента И, вторым входом второго элемента И и через второй элемент НЕ соединен с вторым входом четвертого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с третьим входом третьего элемента И, выход мажоритарного элемента соединен с третьим входом четвертого элемента И, выход СУММАТОРА ПО МОДУЛЮ ДВА соединен с третьим входом второго элемента И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, выход второго элемента И соединен с четвертым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом модуля.