ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ Российский патент 2020 года по МПК H03K3/84 

Изобретение относится к области импульсной и цифровой техники и предназначено для многоканального генерирования двухполярных и/или однополярных импульсов с однократно программируемыми значениями скважности и сдвига фазы в каждом канале.

Известен генератор последовательностей импульсов (См. RU №161479 приоритет от 29.12.2015 г. «Генератор последовательностей импульсов», Авторы: Слепов Ю.В., Алабин А.А., Добромыслов Б.В., Сорокин Ю.А., МПК Н03К 3/84, опубликовано 20.04.2016 г. Бюл. №11) содержащий генератор частоты, первый и второй счетчики, первое и второе постоянные запоминающие устройства, D регистр, логический элемент НЕ, компаратор кодов, логический элемент И, дешифратор, элемент задержки. Формирование временных последовательностей импульсов начинается с нулевого состояния первого и второго счетчиков. На выходе первого постоянного запоминающего устройства (ПЗУ) устанавливается код начального значения временных последовательностей, а на выходе второго ПЗУ - константа, равная номеру следующей узловой точки перепада напряжения. С каждым отрицательным перепадом тактовой частоты значение второго счетчика увеличивается до достижения константы второго ПЗУ. При этом возникает сигнал совпадения, вызывающий появления импульса. Таким образом, выстраивается ряд последовательных импульсов. Далее последовательности импульсов могут повторяться с выбираемой задержкой. Данное устройство выбрано в качестве наиболее близкого аналога.

Недостатками известного устройства являются:

- отсутствие формирования импульсов отрицательной полярности;

- отсутствие формирования двухполярных импульсов;

- неоправданно сложный алгоритм реализации функционирования генератора из-за применения двух ПЗУ, усложняющий разработку их кодов («прошивок») для различных вариантов формирования последовательностей импульсов;

- отсутствие защиты от внешних воздействующих факторов (ВВФ);

- большое количество составных узлов;

- низкая надежность из-за большого количества составных узлов и отсутствия защиты от внешних воздействующих факторов.

Техническая проблема, на решение которой направлено изобретение, заключается в создании генератора последовательностей импульсов со следующими характеристиками:

- содержащего не менее двух каналов генерирования импульсов;

- формирующего на выходах каналов импульсы, воспроизводящие с высокой точностью прямоугольную форму и с высокой крутизной фронтов;

- работающего в автоматическом режиме;

- обладающего возможностью независимого задания в каждом канале (путем однократного программирования ПЗУ) произвольных значений скважности и сдвига фазы (фазовая задержка относительно первого канала) выходных импульсов двухполярных или однополярных (положительных или отрицательных);

- обладающего возможностью независимого в каждом канале простого способа наращивания мощности выходных импульсов;

- требующего для формирования выходных двухполярных импульсов источника постоянных напряжений не более чем с двумя опорными номиналами (U1 и U2);

- сохраняющего работоспособность с заданными электрическими характеристиками в условиях воздействия ВВФ с высокими значениями характеристик воздействия и обладающего защитой от сквозных токов во время воздействия ВВФ.

Техническими результатами, на достижение которых направлено изобретение, являются повышение надежности в условиях воздействия ВВФ с высокими значениями характеристик воздействия, расширение функциональных и характеристических возможностей.

Данные технические результаты достигаются тем, что в генераторе последовательностей импульсов, содержащем постоянное запоминающее устройство, элемент задержки, новым является то, что дополнительно введены делитель частоты, RC-цепь, генератор адресов выборок, по крайней мере, один буферный регистр, первый и второй выходы которого соединены с первым и вторым входами соответствующего первого формирователя выходных импульсов, а третий и четвертый выходы соединены с первым и вторым входами соответствующего второго формирователя выходных импульсов, выходы каждых первого и второго формирователей выходных импульсов являются соответствующими первым и вторым выходами генератора последовательностей импульсов, вход делителя частоты является входом генератора последовательностей импульсов, а выход соединен с входом элемента задержки и входом генератора адресов выборок, группа выходов которого соединена с группой входов постоянного запоминающего устройства, каждая группа выходов которого соединена с группой входов соответствующего буферного регистра, первый вход каждого буферного регистра соединен с выходом элемента задержки, а второй вход с выходом RC цепи, при этом каждый формирователь выходных импульсов содержит, по крайней мере, по одному блоку ограничителей тока и первый и второй формирующие элементы, первые входы которых являются соответственно первым и вторым входами соответствующего формирователя выходных импульсов, второй вход каждого первого формирующего элемента соединен с первым входом каждого блока ограничителей тока и является первым входом питания формирователя выходных импульсов, второй вход каждого второго формирующего элемента соединен со вторым входом каждого блока ограничителей тока и является вторым входом питания формирователя выходных импульсов, первый и второй выходы каждого блока ограничителей тока соединены соответственно с входами питания соответствующего первого формирующего элемента, а третий и четвертый выходы - соединены соответственно с входами питания соответствующего второго формирующего элемента, выходы каждых первого и второго формирующих элементов объединены и являются выходом соответствующего формирователя выходных импульсов.

Повышение надежности достигается за счет введения в каждый формирователь выходных импульсов соответствующего блока ограничителей тока, а также за счет применения малого количества составных узлов генератора и минимального количества аналоговых ЭРИ, причем работающих только в ключевом режиме. Дополнительно повышение надежности достигается благодаря выработанным схемотехническим решениям, в которых применяются только стойкие к ВВФ ЭРИ, обеспечивающие работоспособность генератора последовательностей импульсов с заданными электрическими характеристиками в условиях воздействия ВВФ.

Расширение функциональных возможностей включает:

- возможность наращивания каналов генерирования импульсов путем добавления для каждой дополнительной пары каналов генерирования импульсов одного буферного регистра, двух формирователей выходных импульсов и увеличения выходов ПЗУ на четыре разряда;

- возможность независимого задания в каждом канале генерирования импульсов произвольных значений скважности и сдвига фазы (фазовая задержка относительно первого канала) выходных импульсов двухполярных или однополярных (положительных или отрицательных) путем соответствующего однократного программирования ПЗУ и выбора варианта реализации формирователя выходных импульсов;

- возможность независимого в каждом канале генерирования импульсов наращивания мощности выходных импульсов путем добавления первых и вторых формирующих элементов и блоков ограничителей тока.

Дополнительно выполнение формирующих элементов в виде аналоговых ключей, реализованных на быстродействующих микросхемах, позволяет воспроизводить с высокой точностью прямоугольную форму и высокую крутизну фронтов выходных импульсов.

На фиг. 1 представлена функциональная схема двухканального варианта реализации генератора последовательностей импульсов. На фиг. 2 представлена функциональная схема четырехканального варианта реализации генератора последовательностей импульсов. На фиг. 3 представлена функциональная схема варианта реализации формирователя выходных импульсов с утроенной мощностью. На фиг. 4 и фиг. 5 представлены диаграммы выходных импульсных сигналов Uout1 и Uout2, полученные в двух разных вариантах «прошивок» (запрограммированных кодов) ПЗУ 4.

Генератор последовательностей импульсов (фиг. 1) содержит делитель 1 частоты, генератор 2 адресов выборок, элемент 3 задержки, ПЗУ 4, RC-цепь 5, буферный регистр 6, первый формирователь 7 выходных импульсов, второй формирователь 8 выходных импульсов, внешний источник 9 опорных напряжений.

Вход делителя 1 частоты является входом генератора последовательностей импульсов, а выход соединен с входом элемента 3 задержки и входом генератора 2 адресов выборок. Группа выходов генератора 2 адресов выборок соединена с группой адресных входов (A1-Aj) ПЗУ 4. Группа выходов ПЗУ 4 соединена с группой входов (D1-D4) буферного регистра 6. Первый управляющий вход (CLK) буферного регистра 6 соединен с выходом элемента 3 задержки, а второй управляющий вход (MR) соединен с выходом RC-цепи 5.

Первый и второй выходы буферного регистра 6 соединены соответственно с первым и вторым входами первого формирователя 7 выходных импульсов, а третий и четвертый выходы соединены соответственно с первым и вторым входами второго формирователя 8 выходных импульсов. Выходы первого 7 и второго 8 формирователей выходных импульсов являются соответствующими первым (Uout1) и вторым (Uout2) выходами генератора последовательностей импульсов.

Каждый формирователь выходных импульсов 7 (8) содержит первый 10 (12) и второй 11 (13) формирующие элементы, блок 14 (15) ограничителей тока.

Первые входы (IN) первого 10 (12) и второго 11 (13) формирующих элементов являются соответственно первым и вторым входами соответствующего формирователя 7 (8) выходных импульсов.

Вторые входы первых формирующих элементов 10 и 12 соединены с первыми входами блоков ограничителей тока 14 и 15 и являются первым входом питания формирователя выходных импульсов. Вторые входы вторых формирующих элементов 11 и 13 соединены со вторыми входами блока ограничителей тока 14 и 15 и являются вторым входом питания формирователя выходных импульсов. Первый и второй вход питания формирователя выходных импульсов подключают соответственно к выходам внешнего источника опорных напряжений 9.

Первый и второй выходы каждого блока ограничителей тока 14 (15) соединены соответственно с входами питания соответствующего первого формирующего элемента 10 (12), а третий и четвертый выходы - соединены соответственно с входами питания соответствующего второго формирующего элемента 11 (13), выходы каждых первого 14 (15) и второго 10 (12) формирующих элементов объединены и являются выходом соответствующего формирователя 7 (8) выходных импульсов.

Делитель 1 частоты может быть реализован на D-триггере (или на нескольких D-триггерах, или на базовом матричном кристалле (БМК) в зависимости от значения коэффициента деления «X») и обеспечивает деление частоты входных тактовых импульсов, поступающих от внешнего устройства (на фиг. 1 не показано), в требуемое число раз в зависимости от заданных значений параметров выходных импульсных сигналов (частота следования выходных импульсов, шаг дискретизации задания скважности и сдвига фазы). Если делить частоту входных тактовых импульсов не требуется, то данный узел исключается из состава генератора.

Генератор 2 адресов выборок может быть реализован на счетчике (или на нескольких счетчиках, или на БМК в зависимости от требуемой разрядности генератора 2 адресов выборок) и предназначен для генерирования адреса выборок для ПЗУ 4. Разрядность «j» выходов генератора 2 адресов выборок зависит от конкретных требований к параметрам выходных импульсных сигналов (частота следования выходных импульсов, шаг дискретизации задания скважности и сдвига фазы).

ПЗУ 4 может быть реализовано на цифровом БМК и предназначено для формирования на своих выходах 4-разрядных кодов управления формирующими элементами 10, 11, 12, 13. Коды ПЗУ 4 «прошиваются» на этапе изготовления генератора последовательностей импульсов.

Буферный регистр 6 может быть реализован на четырехразрядном D-триггере Шмитта и предназначен для синхронизирующей развязки между ПЗУ 4 и формирующими элементами 10, 12, 11, 13, а также обеспечения высокой крутизны и стабильности фронтов выходных импульсов.

Элемент 3 задержки может быть реализован на цепочке последовательно соединенных логических элементов и предназначен для задержки стробирующего сигнала, поступающего на управляющий вход «CLK» буферного регистра 6.

Делитель 1 частоты, генератор 2 адресов выборок, элемент 3 задержки, ПЗУ 4 и буферный регистр 6 могут быть реализованы на одном цифровом БМК.

RC-цепочка 5 реализована на последовательно соединенных конденсаторе и резисторе и предназначена для сброса в исходное (нулевое) состояние буферного регистра 6 после включения электропитания генератора последовательностей импульсов и удержания буферного регистра 6 в этом состоянии до момента установления опорных напряжений U1 и U2 в номинальные значения.

Формирующие элементы 10, 11, 12, 13 могут быть реализованы на микросхемах аналоговых ключей. 4-разрядный выходной код буферного регистра 6 управляет работой формирующих элементов 10 (12) и/или 11 (13) в составах формирователей импульсов 7 и 8, которые выдают выходные импульсные сигналы Uout1 и Uout2 первого и второго каналов генерирования соответственно. На фиг. 1 представлен вариант для генерирования двухполярных импульсных сигналов, в соответствующем формирователе 7 (8) выходных импульсов первый формирующий элемент 10 (12) формирует сигналы положительной полярности (положительный формирующий элемент), а второй формирующий элемент 11 (13) формирует сигналы отрицательной полярности (отрицательный формирующий элемент). Если канал предназначен для генерирования однополярных импульсных сигналов, его формирователь выходных импульсов содержит положительные первый и второй формирующие элементы или отрицательные первый и второй формирующие элементы в зависимости от требуемой полярности. При этом мощность однополярного варианта реализации формирователя выходных импульсов увеличивается вдвое по сравнению с двухполярным вариантом реализации формирователя выходных импульсов.

От внешнего источника 9 опорных напряжений на входы формирующих элементов 10 и 12 подается опорное положительное напряжение U1, а на входы формирующих элементов 11 и 13 - опорное отрицательное напряжение U2. В зависимости от требуемой мощности выходных импульсов конкретного канала, каждый формирователь выходных импульсов 7 (8) содержит один или несколько первых формирующих элементов, включенных параллельно; один или нескольких вторых формирующих элементов, включенных параллельно, а также один или несколько блоков ограничителей тока (см. фиг. 3).

Блоки ограничителей тока 14, 15 могут быть выполнены на резисторах, которые включают в цепи электропитания всех формирующих элементов. Блоки ограничителей тока 14, 15 предотвращают пробой формирующих элементов 10, 11, 12, 13, ограничивая резкое возрастание амплитуды протекающих в них токов во время воздействия ВВФ.

Многоканальный вариант (с количеством каналов, кратным 2) создается путем включения в состав генератора на каждую пару дополнительных каналов генерирования дополнительных буферного регистра, первого и второго формирователей выходных импульсов и четырех выходных разрядов ПЗУ. На фиг. 2 представлена функциональная схема четырехканального генератора последовательностей импульсов. Управляющие входы «CLK» и «MR» дополнительного буферного регистра 16 подключают к выходу элемента 3 задержки и выходу RC-цепи 5 соответственно, а группу входов D1-D4 подключают к соответствующей дополнительной 4-разрядной группе выходов ПЗУ 4 соответственно. Разрядность выходов используемого в генераторе ПЗУ 4 должна быть равна 4М, где М - количество пар каналов генерирования импульсов. Необходимый объем памяти ПЗУ 4 зависит от значения требуемого шага дискретности задания скважности и сдвига фазы, и значения требуемой частоты следования выходных импульсов.

Генератор последовательностей импульсов работает следующим образом.

После включения внешнего электропитания генератора последовательностей импульсов на втором управляющем входе MR буферного регистра 6 вначале появляется сигнал низкого уровня напряжения, сбрасывающий в исходное (нулевое) состояние буферный регистр 6. Затем, по мере достижения опорных напряжений U1 и U2 номинальных значений, конденсатор RC-цепочки 5 заряжается и напряжение сигнала на втором управляющем входе MR буферного регистра 6 достигает уровня логической единицы, переводя буферный регистр 6 в рабочий режим.

На вход генератора (вход делителя 1 частоты) поступают от внешнего устройства тактовые импульсы «CLK IN» с частотой следования Fin. Делитель 1 частоты делит частоту поступающих на его вход тактовых импульсов «CLK IN» на число «X». На выходе делителя 1 частоты формируются прямоугольные импульсы с частотой следования Fin/X, которые поступают на входы генератора 2 адресов и элемента 3 задержки. Под действием входных импульсов, на выходе генератора 2 адресов формируются адресные коды с разрядностью A1-Aj, которые поступают на адресные входы A1-Aj ПЗУ 4 соответственно.

На группе выходов ПЗУ 4 с частотой обновления Fin/2X формируются четырехразрядные коды выборок, которые поступают на группу входов D1-D4 буферного регистра 6 соответственно. На первый управляющий вход CLK буферного регистра 6 поступают от делителя 1 частоты импульсы с частотой следования Fin/X, задержанные элементом 3 задержки на требуемое время. Значение времени задержки элементом 3 задержки определяется быстродействием ПЗУ 4 и должно составлять приблизительно 1,5 значения времени выборки ПЗУ 4. Под действием управляющих импульсов на выходе буферного регистра 6 формируются четырехразрядные управляющие коды, принимаемые от ПЗУ 4 и поступающие на входы IN формирующих элементов 10-13. На вторые входы (входы D) положительных формирующих элементов 10 и 12 поступает опорное положительное напряжение U1, а на вторые входы (входы D) отрицательных формирующих элементов 11 и 13 - опорное отрицательное напряжение U2. Под действием управляющих импульсов на первых входах (входах IN) формирующих элементов 10, 11, 12, 13 на выходах формирователей выходных импульсов 7 и 8 образуются выходные импульсные сигналы Uout1 и Uout2 (см. примеры диаграмм на фиг. 4 и фиг. 5.). Блоки 14 и 15 ограничителей тока предотвращают пробой формирующих элементов, ограничивая протекающие в них токи во время воздействия ВВФ.

Изобретение относится к области импульсной и цифровой техники. Технический результат - повышение надежности за счет введения в каждый формирователь выходных импульсов блока ограничителей тока и за счет применения малого количества составных узлов и расширение функциональных возможностей в части возможности наращивания каналов генерирования импульсов путем дублирования узла, образованного буферным регистром, первым и вторым формирователями выходных импульсов и четырьмя выходными разрядами ПЗУ и возможности независимого задания в каждом канале генерирования импульсов произвольных значений скважности и сдвига фазы выходных импульсов путем соответствующего программирования ПЗУ и выбора варианта реализации формирователя выходных импульсов и возможности независимого в каждом канале генерирования импульсов наращивание мощности выходных импульсов путем дублирования первого и второго формирующих элементов и блока ограничителей тока. Для этого предложен генератор последовательностей импульсов, который содержит делитель частоты, генератор адресов выборок, элемент задержки, ПЗУ, RC-цепь, буферный регистр, первый и второй формирователи выходных импульсов. 5 ил.

Генератор последовательностей импульсов, содержащий постоянное запоминающее устройство, элемент задержки, отличающийся тем, что дополнительно введены делитель частоты, RC-цепь, генератор адресов выборок, по крайней мере, один буферный регистр, первый и второй выходы которого соединены с первым и вторым входами соответствующего первого формирователя выходных импульсов, а третий и четвертый выходы соединены с первым и вторым входами соответствующего второго формирователя выходных импульсов, выходы каждых первого и второго формирователей выходных импульсов являются соответствующими первым и вторым выходами генератора последовательностей импульсов, вход делителя частоты является входом генератора последовательностей импульсов, а выход соединен с входом элемента задержки и входом генератора адресов выборок, группа выходов которого соединена с группой входов постоянного запоминающего устройства, каждая группа выходов которого соединена с группой входов соответствующего буферного регистра, первый вход каждого буферного регистра соединен с выходом элемента задержки, а второй вход с выходом RC цепи, при этом каждый формирователь выходных импульсов содержит, по крайней мере, по одному блоку ограничителей тока и первый и второй формирующие элементы, первые входы которых являются соответственно первым и вторым входами соответствующего формирователя выходных импульсов, второй вход каждого первого формирующего элемента соединен с первым входом каждого блока ограничителей тока и является первым входом питания формирователя выходных импульсов, второй вход каждого второго формирующего элемента соединен со вторым входом каждого блока ограничителей тока и является вторым входом питания формирователя выходных импульсов, первый и второй выходы каждого блока ограничителей тока соединены соответственно с входами питания соответствующего первого формирующего элемента, а третий и четвертый выходы - соединены соответственно с входами питания соответствующего второго формирующего элемента, выходы каждых первого и второго формирующих элементов объединены и являются выходом соответствующего формирователя выходных импульсов.