МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2024 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2762545, кл. G06F7/57, 2021г.), которые содержат элементы И, элементы исключающее ИЛИ и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2710877, кл. G06F7/57, 2020г.), который содержит элементы И, элементы исключающее ИЛИ и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации мажоритарной функции девяти аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов И и двенадцать элементов исключающее ИЛИ, первый, второй входы i-го () элемента исключающее ИЛИ соединены соответственно с первым, вторым входами i-го элемента И, особенность заключается в том, что в него дополнительно введены четыре элемента и, шесть элементов исключающее ИЛИ и элемент НЕ, первый, второй входы j-го () и первый, второй входы k-го () элементов исключающее ИЛИ соединены соответственно с выходами ()-го, ()-го и первым, вторым входами k-го элементов и, вторые входы ()-го, ()-го, десятого элементов И и первый, второй входы ()-го элемента исключающее ИЛИ соединены соответственно с выходами ()-го, k-го, восьмого элементов исключающее ИЛИ и выходами ()-го, k-го элементов и, первый, второй входы четвертого, первый, второй входы девятого и первый, второй входы одиннадцатого элементов И соединены соответственно с выходами тринадцатого, четырнадцатого, выходами шестого, седьмого и выходами пятого, пятнадцатого элементов исключающее ИЛИ, первые входы восьмого, тринадцатого, четырнадцатого элементов И, вход и выход элемента НЕ соединены соответственно с выходами двенадцатого, шестнадцатого, семнадцатого, первым входом одиннадцатого элементов исключающее ИЛИ и первыми входами десятого, двенадцатого элементов И, а первый вход ()-го и первый, второй входы ()-го элементов И соединены соответственно с ()-м и ()-м, ()-м входами мажоритарного модуля, выход которого соединен с выходом восемнадцатого элемента исключающее ИЛИ.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы И 1₁,…,1₁₄, элементы исключающее ИЛИ 2₁,…,2₁₈ и элемент НЕ 3, причем первый, второй входы элемента 2_i () соединены соответственно с первым, вторым входами элемента 1_i, первый, второй входы элемента 2_k () и первый, второй входы элемента 2_j () соединены соответственно с первым, вторым входами элемента 1_k и выходами элементов 1_j-7, 1_j-11, вторые входы элементов 1_j-7, 1_k+3, 1₁₀ и первый, второй входы элемента 2_k+7 соединены соответственно с выходами элементов 2_j-11, 2_k, 2₈ и 1_k+3, 1_k, первый, второй входы элемента 1₄, первый, второй входы элемента 1₉ и первый, второй входы элемента 1₁₁ соединены соответственно с выходами элементов 2₁₃, 2₁₄, 2₆, 2₇ и 2₅, 2₁₅, первые входы элементов 1₈, 1₁₃, 1₁₄, вход и выход элемента 3 соединены соответственно с выходами элементов 2₁₂, 2₁₆, 2₁₇, первым входом элемента 2₁₁ и первыми входами элементов 1₁₀, 1₁₂, а первый вход элемента 1_k-4 и первый, второй входы элемента 1_k-8 соединены соответственно с ()-м и ()-м, ()-м входами мажоритарного модуля, выход которого соединен с выходом элемента 2₁₈.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,девятый входы подаются соответственно двоичные сигналы . В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов (), предлагаемого мажоритарного модуля, полученные для всех возможных наборов значений сигналов , и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов .

Таблица 1 000 00 100 01 001 01 101 10 010 01 110 10 011 10 111 11

Таблица 2 Z Z 00 00 00 0 10 00 00 0 00 00 01 0 10 00 01 0 00 00 10 0 10 00 10 0 00 00 11 0 10 00 11 1 00 01 00 0 10 01 00 0 00 01 01 0 10 01 01 0 00 01 10 0 10 01 10 1 00 01 11 0 10 01 11 1 00 10 00 0 10 10 00 0 00 10 01 0 10 10 01 1 00 10 10 0 10 10 10 1 00 10 11 1 10 10 11 1 00 11 00 0 10 11 00 1 00 11 01 0 10 11 01 1 00 11 10 1 10 11 10 1 00 11 11 1 10 11 11 1 01 00 00 0 11 00 00 0 01 00 01 0 11 00 01 0 01 00 10 0 11 00 10 1 01 00 11 0 11 00 11 1 01 01 00 0 11 01 00 0 01 01 01 0 11 01 01 1 01 01 10 0 11 01 10 1 01 01 11 1 11 01 11 1 01 10 00 0 11 10 00 1 01 10 01 0 11 10 01 1 01 10 10 1 11 10 10 1 01 10 11 1 11 10 11 1 01 11 00 0 11 11 00 1 01 11 01 1 11 11 01 1 01 11 10 1 11 11 10 1 01 11 11 1 11 11 11 1

Согласно табл.1, табл.2, имеем

,

где есть мажоритарная функция девяти аргументов .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов.

Мажоритарный модуль предназначен для реализации мажоритарной функции, аргументами которой являются входные двоичные сигналы, и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Мажоритарный модуль содержит четырнадцать элементов И (1₁,…,1₁₄), восемнадцать элементов исключающее ИЛИ (2₁,…,2₁₈) и элемент НЕ (3). За счет указанных элементов и новой схемы их соединения обеспечивается реализация мажоритарной функции девяти аргументов. В результате расширены функциональные возможности мажоритарного модуля. 1 ил., 2 табл.

Мажоритарный модуль, содержащий десять элементов И и двенадцать элементов исключающее ИЛИ, причем первый, второй входы i-го () элемента исключающее ИЛИ соединены соответственно с первым, вторым входами i-го элемента И, отличающийся тем, что в него дополнительно введены четыре элемента и, шесть элементов исключающее ИЛИ и элемент НЕ, первый, второй входы j-го () и первый, второй входы k-го () элементов исключающее ИЛИ соединены соответственно с выходами ()-го, ()-го и первым, вторым входами k-го элементов и, вторые входы ()-го, ()-го, десятого элементов И и первый, второй входы ()-го элемента исключающее ИЛИ соединены соответственно с выходами ()-го, k-го, восьмого элементов исключающее ИЛИ и выходами ()-го, k-го элементов и, первый, второй входы четвертого, первый, второй входы девятого и первый, второй входы одиннадцатого элементов И соединены соответственно с выходами тринадцатого, четырнадцатого, выходами шестого, седьмого и выходами пятого, пятнадцатого элементов исключающее ИЛИ, первые входы восьмого, тринадцатого, четырнадцатого элементов И, вход и выход элемента НЕ соединены соответственно с выходами двенадцатого, шестнадцатого, семнадцатого, первым входом одиннадцатого элементов исключающее ИЛИ и первыми входами десятого, двенадцатого элементов И, а первый вход ()-го и первый, второй входы ()-го элементов И соединены соответственно с ()-м и ()-м, ()-м входами мажоритарного модуля, выход которого соединен с выходом восемнадцатого элемента исключающее ИЛИ.