ЦИФРОВОЙ СИНТЕЗАТОР ИЗМЕНЯЮЩЕЙСЯ ЧАСТОТЫ Российский патент 2023 года по МПК H03B23/00 H03B28/00 

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, с одновременным наложением произвольной амплитудной модуляции, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых, маскирующих и речевых сигналов в аудиометрах.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова), содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифроаналоговый преобразователь.

Известен цифровой синтезатор изменяющейся частоты (Патент на изобретение №2597670, кл. Н03В 23/00, 2016. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот.

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты (Патент на изобретение № 2765264, кл. Н03В 23/00, 2022. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, первый перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, датчик адреса амплитудно-модулирующей функции, блок вычисления амплитудно-модулирующей функции, второй перемножитель, цифро-аналоговый преобразователь и фильтр нижних частот.

Однако недостатком таких синтезаторов является невозможность формирования импульсного выходного сигнала, что ограничивает их применение, например, в аудиометрах, где использование таких сигналов необходимо при проведении аудиометрических исследований у пациентов с рассеянным вниманием, например, у лиц старшего возраста или у детей.

Цель изобретения - формирование импульсного выходного сигнала.

Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, второй перемножитель, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен со вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода диапазона частот, выход которого соединен со вторым входом первого перемножителя, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора, последовательно соединенные датчик адреса амплитудно-модулирующей функции и блок вычисления амплитудно-модулирующей функции, выход которого соединен со вторым входом второго перемножителя, второй вход блока вычисления амплитудно-модулирующей функции соединен с выходом коммутатора, и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления, блока вычисления фазы, дополнительно введены последовательно соединенные датчик кода длительности импульса, счетчик длительности импульса и блок управления подачей выходного сигнала, выход которого соединен с управляющим входом блока вычисления фазы, а тактовый вход счетчика длительности импульса соединен с выходом генератора тактовых импульсов.

На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведены варианты амплитудно-частотной характеристики сигнала при различных средней частоте и девиации.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, первый перемножитель 7, сумматор 8, блок вычисления фазы 12, блок вычисления амплитуды 15, второй перемножитель 20, цифро-аналоговый преобразователь 21 и фильтр нижних частот 22, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора И, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, выход которого соединен с тактовыми входами блока вычисления периодической функции 10 и блока формирования случайной последовательности 6, датчик кода диапазона частот 4, выход которого соединен с вторым входом первого перемножителя 7, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8, последовательно соединенные датчик адреса амплитудно-модулирующей функции 18 и блок вычисления амплитудно-модулирующей функции 19, выход которого соединен с вторым входом перемножителя 20, второй вход блока вычисления амплитудно-модулирующей функции 19 соединен с выходом коммутатора 11, последовательно соединенные датчик кода длительности импульса 17, счетчик длительности импульса 13 и блок управления подачей выходного сигнала 14, выход которого соединен с управляющим входом блока вычисления фазы 12 и генератор тактовых импульсов 16, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9, счетчика длительности импульса 13 и блока вычисления фазы 13.

Цифровой синтезатор изменяющейся частоты работает следующим образом.

С помощью датчиков 1 - 5, 17, 18 устанавливают необходимые значения длительности сигнала Т_с, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты, начальной частоты F₀, длительность выходного импульсного сигнала и адреса амплитудно-модулирующей функции. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на выход коммутатора 11 будет поступать код q_i закона изменения частоты либо с выхода блока вычисления периодической функции 10, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 9 на вход первого перемножителя 7 будет поступать новое значение кода q_j изменения частоты. Делитель с переменным коэффициентом деления 9 обеспечивает отработку необходимой длительности закона изменения частоты

Т_ч=K*Т_мин.

Отработка необходимого диапазона D изменения частоты обеспечивается первым перемножителем 7, в котором код q_i умножается на величину D и далее полученный код суммируется сумматором 8 с кодом начальной частоты F₀. Полученный код Q поступает на вход блока вычисления фазы 12, т.е.

Q=F₀+D*q_j.

Блок вычисления фазы 12 и блок вычисления амплитуды 15 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:

F_вых=F_c*Q/2^m=(F₀+D*q_j)*Fc/2^m,

где, m - разрядность блока вычисления фазы 12.

При условии, что F_c численно равна 2^m, имеем F_вых, численно равную Q. Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равным нулю, частота выходного сигнала будет фиксированной и равной значению кода F₀, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например, линейная, то частоты выходного сигнала будет меняться от значения F₀ до F₀+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F₀-D до F₀. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например, синусоидальной, то частота выходного сигнала будет колебаться от значения F₀-D до значения F₀+D. Таким образом видно, что величина F₀, в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности, можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F₀ полосой от F₀-D до F₀+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F₀ до F₀+D или от F₀-D до F₀.

Одновременно, код q_j с выхода коммутатора 11 поступает на вход блока вычисления амплитудно-модулирующей функции 19, который формирует код амплитуды выходного сигнала, в зависимости от текущего значения девиации. Полученный код амплитуды, поступает на вход второго перемножителя 20. В результате на выходе получаем синусоидальный сигнал, амплитуда которого определяется выражением:

или при F_c=2^m получим

В результате получаем на выходе устройства синусоидальный сигнал, амплитуда которого зависит только от текущего значения девиации q_j сигнала и не зависит от значения начальной частоты F₀. При этом закон изменения амплитудной модуляции не зависит от величины девиации D и действует только в пределах выбранной полосы частот выходного сигнала. Графики, поясняющие формирование амплитудно-частотной характеристики выходного сигнала в зависимости от значений начальной частоты F₀ и девиации D, представлены на Фиг. 2. Таким образом, при изменении значения F₀, меняется только тональность выходного сигнала, но не меняется его амплитудная характеристика, что позволяет воспроизвести один и тот же сигнал в разной тональности.

Код длительности импульсного выходного сигнала с датчика кода длительности сигнала 17 поступает на вход счетчика длительности сигнала 13, который отсчитывает установленный интервал времени, и его по сигналу переполнения блок управления подачей сигнала 14 меняет свое состояние на противоположное, что является командой запрета работы блока вычисления фазы 12 и установки его в исходное состояние. По следующему сигналу переполнения счетчика длительности импульса 13, состояние блока управления подачей сигнала 14 вновь изменится на противоположное, что будет являться командой разрешения работы блока вычисления фазы 12. Таким образом будет достигнуто формирование импульсного выходного сигнала.

В качестве блока вычисления периодической функции 10 и блока вычисления амплитудно-модулирующей функции 19 могут быть использованы постоянные запоминающие устройства, в которые заранее прошиты значения используемой функции изменения частоты и амплитуды, или любое другое вычислительное устройство, например, микропроцессор, который обеспечивает вычисления функции изменения частоты и амплитуды по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, состоящий из регистра сдвига с сумматорами по модулю 2 в цепи обратной связи.

Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора. Первый перемножитель 7 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающего с выхода коммутатора 11. В качестве сумматора 8 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 12 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 15 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например, синусоидального сигнала, либо любое вычислительное устройство, например, на основе микропроцессора. Второй перемножитель 20 представляет собой устройство умножения кода без знака, поступающего с блока вычисления амплитудно-модулирующей функции 19, на код со знаком, поступающего с выхода блока вычисления амплитуды 15. При выборе достаточно мощного и быстродействующего микропроцессора, цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.

Счетчик длительности импульса 13 представляет собой обычный делитель с переменным коэффициентом деления, коэффициент деления для которого устанавливает датчик кода длительности импульса 17. Блок управления подачей сигнала 14 представляет собой триггерное устройство с двумя устойчивыми состояниями, которое меняет свое состояние по переполнению счетчика длительности импульса 13.

Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает формирование импульсного выходного сигнала.

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, с одновременным наложением произвольной амплитудной модуляции, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых, маскирующих и речевых сигналов в аудиометрах. Техническим результатом изобретения является формирование импульсного выходного сигнала. Цифровой синтезатор изменяющейся частоты дополнительно содержит последовательно соединенные датчик кода длительности импульса 17, счетчик длительности импульса 13 и блок управления подачей выходного сигнала 14, выход которого соединен с управляющим входом блока вычисления фазы 12, а тактовый вход счетчика длительности импульса 13 соединен с выходом генератора тактовых импульсов 16. 2 ил.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, второй перемножитель, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен со вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода диапазона частот, выход которого соединен со вторым входом первого перемножителя, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора, последовательно соединенные датчик адреса амплитудно-модулирующей функции и блок вычисления амплитудно-модулирующей функции, выход которого соединен со вторым входом второго перемножителя, второй вход блока вычисления амплитудно-модулирующей функции соединен с выходом коммутатора, и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления, блока вычисления фазы, отличающийся тем, что с целью обеспечения возможности синтеза импульсного выходного сигнала введены последовательно соединенные датчик кода длительности импульса, счетчик длительности импульса и блок управления подачей выходного сигнала, выход которого соединен с управляющим входом блока вычисления фазы, а тактовый вход счетчика длительности импульса соединен с выходом генератора тактовых импульсов.