ЦИФРОВОЙ СИНТЕЗАТОР ИЗМЕНЯЮЩЕЙСЯ ЧАСТОТЫ Российский патент 2022 года по МПК H03B23/00 G06F7/544 

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, с одновременным наложением произвольной амплитудной модуляцией, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых, маскирующих и речевых сигналов в аудиометрах.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1298836, кл. Н03В 29/00, 1987. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев, С.В. Попов и Л.В. Иволга), содержащий датчик кода длительности сигнала, первый делитель частоты с переменным коэффициентом деления, датчик кода диапазона частот, первый делитель частоты с дробно-переменным коэффициентом деления, датчик кода начальной частоты, реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деления, счетчик приращения фазы, вычислитель амплитуд, цифроаналоговый преобразователь, задающий генератор, второй делитель частоты с переменным коэффициентом деления, счетчик, блок памяти и датчик адреса функции.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова). содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифроаналоговый преобразователь.

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты (Патент на изобретение №2597670, кл. Н03В 23/00, 2016. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот.

Однако недостатком таких синтезаторов является невозможность формирования произвольного закона амплитудной характеристики выходного сигнала в пределах выбранной полосы частот, что ограничивает их применение, например, при формировании речевых сигналов в синтезаторах речи или аудиометрах, когда нужно воспроизвести один и тот-же речевой сигнал в разной тональности, например, воспроизвести одну и ту же фразу женским или мужским голосом.

Цель изобретения - формирование произвольных законов амплитудной характеристики выходного сигнала в пределах выбранной полосы частот.

Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, а также последовательно соединенные цифро-аналоговый преобразователь и фильтр нижних частот, последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен с вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода диапазона частот, выход которого соединен с вторым входом первого перемножителя, датчик кода начальной частоты, выход которого соединен с вторым входом сумматора и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, дополнительно введены последовательно соединенные датчик адреса амплитудно-модулирующей функции, блок вычисления амплитудно-модулирующей функции и второй перемножитель, выход которого соединен с входом цифро-аналогового преобразователя, второй вход второго перемножителя соединен с выходом блока вычисления амплитуды, второй вход блока вычисления амплитудно-модулирующей функции соединен с выходом коммутатора.

На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведены варианты амплитудно-частотной характеристики сигнала при различных средней частоте и девиации. На Фиг. 3 приведена структурная схема блока формирования псевдослучайной последовательности.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, первый перемножитель 7, сумматор 8, блок вычисления фазы 13, блок вычисления амплитуды 14, второй перемножитель 17, цифро-аналоговый преобразователь 18 и фильтр нижних частот 19, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора 11, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, выход которого соединен с тактовыми входами блока вычисления периодической функции 10 и блока формирования случайной последовательности 6, датчик кода диапазона частот 4, выход которого соединен с вторым входом первого перемножителя 7, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8, последовательно соединенные датчик адреса амплитудно-модулирующей функции 15 и блок вычисления амплитудно-модулирующей функции 16, выход которого соединен с вторым входом перемножителя 17. второй вход блока вычисления амплитудно-модулирующей функции 16 соединен с выходом коммутатора 11, и генератор тактовых импульсов 12, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9 и блока вычисления фазы 13.

Цифровой синтезатор изменяющейся частоты работает следующим образом.

С помощью датчиков 1-5, 15 устанавливают необходимые значения длительности сигнала Т_с, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты, начальной частоты F₀ и адреса амплитудно-модулирующей функции. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на выход коммутатора 11 будет поступать код q_i закона изменения частоты либо с выхода блока вычисления периодической функции 10, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 9 на вход первого перемножителя 7 будет поступать новое значение кода q_j изменения частоты. Делитель с переменным коэффициентом деления 9 обеспечивает отработку необходимой длительности закона изменения частоты

T_ч=K*Т_мин.

Т_ч=K*Т_мин.

Отработка необходимого диапазона D изменения частоты обеспечивается первым перемножителем 7, в котором код q_i умножается на величину D и далее полученный код суммируется сумматором 8 с кодом начальной частоты F₀. Полученный код Q поступает на вход блока вычисления фазы 13, т.е.

Q=F₀+D*q_j.

Блок вычисления фазы 13 и блок вычисления амплитуды 14 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:

F_вых=F_c*Q/2^m=(F₀+D*q_j)*Fc/2^m,

где, m - разрядность блока вычисления фазы 13.

При условии, что F_c численно равна 2^m, имеем F_вых, численно равную Q. Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равным нулю, частота выходного сигнала будет фиксированной и равной значению кода F₀, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например, линейная, то частоты выходного сигнала будет меняться от значения F₀ до F₀+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F₀-D до F₀. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например, синусоидальной, то частота выходного сигнала будет колебаться от значения F₀-D до значения F₀+D. Таким образом видно, что величина F₀, в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности, можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F₀ полосой от F₀-D до F₀+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F₀ до F₀+D или от F₀-D до F₀.

Одновременно, код q_j с выхода коммутатора 11 поступает на вход блока вычисления амплитудно-модулирующей функции 16, который формирует код амплитуды выходного сигнала, в зависимости от текущего значения девиации. Полученный код амплитуды, поступает на вход второго перемножителя 17. В результате на выходе получаем синусоидальный сигнал, амплитуда которого определяется выражением:

или при F_c=2^m получим

В результате получаем на выходе устройства синусоидальный сигнал, амплитуда которого зависит только от текущего значения девиации q_j сигнала и не зависит от значения начальной частоты F₀. При этом закон изменения амплитудной модуляции не зависит от величины девиации D и действует только в пределах выбранной полосы частот выходного сигнала. Графики, поясняющие формирование амплитудно-частотной характеристики выходного сигнала в зависимости от значений начальной частоты F₀ и девиации D, представлены на фиг. 2. Таким образом, при изменении значения F₀, меняется только тональность выходного сигнала, но не меняется его амплитудная характеристика, что позволяет воспроизвести один и тот-же сигнал в разной тональности.

В качестве блока вычисления периодической функции 10 и блока вычисления амплитудно-модулирующей функции 16 могут быть использованы постоянные запоминающие устройства, в которые заранее прошиты значения используемой функции изменения частоты и амплитуды, или любое другое вычислительное устройство, например, микропроцессор, который обеспечивает вычисления функции изменения частоты и амплитуды по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, один из вариантов реализации, которого представлен на фиг. 3.

Такой генератор состоит из сдвигающего регистра 22 с блоком сумматоров 20 по модулю два и коммутатором 21 в цепи обратной связи. Длина М-последовательности и соответственно разрядность сдвигающего регистра 22 определяется выходным кодом датчика длины псевдослучайной последовательности. Этот код обеспечивает подключение необходимых выходов блока сумматоров 20 по модулю два с помощью коммутатора 21 к последовательному входу регистра сдвига 22. Этот же код одновременно поступает на вход преобразователя кодов 23, который преобразует входной двоичный код в выходной позиционный, в результате на его младших разрядах появятся разрешающие сигналы. Количество разрядов разрешающих сигналов соответствует разрядности регистра сдвига 22. Эти сигналы пропускают через второй коммутатор 24 на выход блока формирования псевдослучайной последовательности только те разряды регистра сдвига 22, которые участвуют в формировании псевдослучайной последовательности.

Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора. Первый перемножитель 7 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающего с выхода коммутатора 11. В качестве сумматора 8 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 13 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 14 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например, синусоидального сигнала, либо любое вычислительное устройство, например, на основе микропроцессора. Второй перемножитель 17 представляет собой устройство умножения кода без знака, поступающего с блока вычисления амплитудно-модулирующей функции 16, на код со знаком, поступающего с выхода блока вычисления амплитуды 14. При выборе достаточно мощного и быстродействующего микропроцессора, цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.

Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает формирование произвольных законов амплитудной характеристики выходного сигнала в пределах выбранной полосы частот.

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному. Технический результат - обеспечение возможности синтеза сигнала с устанавливаемыми длительностью, диапазоном, начальной (центральной) частотой, произвольным законом частотной модуляции, в том числе и псевдослучайным и произвольным законом амплитудной модуляции выходного сигнала в пределах выбранной полосы частот. Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, первый перемножитель 7, сумматор 8, блок вычисления фазы 13, блок вычисления амплитуды 14, второй перемножитель 17, цифро-аналоговый преобразователь 18 и фильтр нижних частот 19, последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, датчик кода диапазона частот 4, датчик кода начальной частоты 5, последовательно соединенные датчик адреса амплитудно-модулирующей функции 15 и блок вычисления амплитудно-модулирующей функции 16, генератор тактовых импульсов 12, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9 и блока вычисления фазы 13. 3 ил.

Цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, а также последовательно соединенные цифро-аналоговый преобразователь и фильтр нижних частот, последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен с вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода диапазона частот, выход которого соединен со вторым входом первого перемножителя, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления и блока вычисления фазы, отличающийся тем, что с целью формирования произвольных законов амплитудной характеристики только в пределах выбранной полосы частот выходного сигнала введены последовательно соединенные датчик адреса амплитудно-модулирующей функции, блок вычисления амплитудно-модулирующей функции и второй перемножитель, выход которого соединен с входом цифро-аналогового преобразователя, второй вход второго перемножителя соединен с выходом блока вычисления амплитуды, второй вход блока вычисления амплитудно-модулирующей функции соединен с выходом коммутатора.