Вычислительный модуль гетерогенный и встраиваемое вычислительное устройство гетерогенное на его основе Российский патент 2024 года по МПК G06F15/78 G06F15/163 

Заявленная группа изобретений относится к вычислительным системам встраиваемого типа и предназначена для работы в устройствах класса Интернет вещей (IoT), Граничного интеллекта (EDGE AI) и прочих компактных вычислительных систем для обработки информации классическими алгоритмами и алгоритмами искусственного интеллекта.

В современном мире востребованы компактные вычислительные устройства класса IoT и EDGE AI, которые должны решать параллельно несколько разноплановых задач в реальном времени, например, распознавание образов алгоритмами искусственного интеллекта, выполнение вычислений общего характера традиционными алгоритмами, передача информации во внешние системы. Для решения этой проблемы в последние годы стали создаваться гетерогенные вычислительные модули, имеющие в своем составе различные узкоспециализированее микропроцессорные схемы, контроллеры или ядра, каждые из которых занимаются своим классом задач.

До не давнего времени встраиваемые вычислительные модули строили на базе «облегчённых» классических процессорных ядер X86, RISC, ARM. Причем ядра были, как правило, однотипные, таким образом, получалась относительно универсальная гомогенная вычислительная система, которая показывала неплохую производительность для классических алгоритмов, но недостаточную, например, для работы алгоритмов искусственного интеллекта в реальном времени.

В качестве конструктивного исполнения подобных устройств преобладала классическая серверная компоновка с принудительным воздушным охлаждением. Такое решение не позволяло создавать компактные и, одновременно, высокопроизводительные устройства в части скорости вычислений решения.

Известна высокопроизводительная вычислительная платформа на базе процессоров с разнородной архитектурой [патент на изобретение RU 2635896, опубл. 16.11.2017г.], выполненная на базе процессоров с разнородной архитектурой, содержащей установочный блок высотой 4U, предназначенный для установки в телекоммуникационную стойку и выполненный в виде корпуса, разделенного на две секции. В одной из секций смонтирована система питания, а во второй - размещена объединительная плата со слотами, для размещения в них помещаемых через указанный проем модуля коммутации и вычислительных модулей на базе разнородных процессоров, объединенными через высокоскоростную шину стандарта CompactPCI Serial для образования многопроцессорной конфигурации.

Недостатком данного устройства является значительные габариты высота 4U 18 см, ширина 49 см что исключает их использование в компактных IoT и Edge AI устройствах. Использование общей шины Compact PCI serial, к которой подключены все микропроцессоры, делает устройство киберуязвимым по причине доступа к этой шине через имеющиеся модули коммутации. Кроме того, в устройстве имеется принудительное охлаждение с использованием вентиляторов, это затрудняет охлаждение устройства в целом, так как нагретый воздух выбрасывается во внутрь устройства, а также увеличивает габариты устройства, поэтому данное устройство не может принципиально использоваться в компактных устройствах для IoT и Edge AI.

Известен способ создания реконфигурируемой структуры соединений в интегральной схеме [патент на изобретение US 10,872,186, опубл. 22.12.2020г.], включающий доступ к шаблону конфигурации, направленному на реконфигурируемую структуру соединений, редактирование параметров шаблона конфигурации, функциональное объединение шаблона конфигурации с множеством модулей из библиотеки IP для создания модели схемы уровня передачи регистров (RTL), генерирование по меньшей мере одну автоматизированную функцию тестового стенда и создание как минимум одного сценария логического синтеза. Редактирование параметров шаблона конфигурации включает в себя подтверждение первого количества выходных портов реконфигурируемого коммутатора потока и подтверждение второго количества входных портов реконфигурируемого коммутатора потока. Каждый выходной порт и каждый входной порт имеют соответствующую архитектурную композицию. Архитектурная композиция выходного порта определяется множеством N каналов передачи данных, включая выходы данных A и выходы управления B. Архитектурная композиция входного порта определяется множеством M путей данных, включая A входы данных и B входы управления.

Недостатком данного устройства является низкий уровень киберзащищенности из-за незащищенного доступа к устройству через входные порты и возможность изменения шаблона или его параметров.

Техническим результатом заявляемой группы изобретений является повешение уровня киберзащищенности вычислительного модуля гетерогенного, а также упрощение конечного изделия на основе встраиваемого устройства на основе заявляемого модуля при одновременном уменьшении габаритов устройства, повышении его надежности.

Заявляемый технический результат в части киберзащищености вычислительного модуля гетерогенного достигается за счет того, что он состоит из блока обработки алгоритмов искусственного интеллекта, контролера ARM, блока доверенного контура на выделенном процессоре архитектуры со встроенной памятью, контроллера питания, блока интерфейса, содержащего интерфейсы передачи данных, постоянного запоминающего устройства и оперативного запоминающего устройства, согласно настоящему изобретению, блок обработки алгоритмов искусственного интеллекта, блок интерфейса, контроллер ARM, постоянное запоминающее устройства и оперативное запоминающее устройство подключены к общей шине данных, при этом блок доверенного контура соединен с контроллером ARM и с контроллером питания, контроллер питания подключен по шинам питания к блоку обработки алгоритмов искусственного интеллекта, блоку интерфейса, контроллеру ARM, постоянному запоминающему устройству и оперативному запоминающему устройству, а блок обработки алгоритмов искусственного интеллекта дополнительно напрямую соединен с блоком интерфейсов.

Возможны варианты развития основного технического решения, заключающиеся в том, что блок обработки алгоритмов искусственного интеллекта реализован на FPGA технологии или DSP технологии.

Заявляемый технический результат в части повышения надежности и уменьшения габаритов встраиваемого вычислительного гетерогенного устройства на основе вычислительного модуля гетерогенного, достигается за счет того, что оно состоит из соединенных друг с другом печатной платы и радиатора охлаждения, при этом на печатной плате размещены все элементы вычислительного модуля гетерогенного при помощи поверхностного монтажа и последующей пайки к ее токоведущим линиям, радиатор охлаждения прикреплен к печатной плате с обеспечением теплового контакта с блоком обработки алгоритмов искусственного интеллекта, контроллером питания и контроллером ARM вычислительного модуля.

Возможен вариант развития основного технического решения, заключающийся в том, что радиатор закрывает доступ к блоку доверенного контура вычислительного модуля.

Таким образом, за счет совокупности существенных признаков удалось повысить уровень киберзащищенности модуля и всего устройства, благодаря применению блока доверенного контура, состоящего из отдельного процессора со встроенной памятью, управляющего работой других элементов. При этом упрощается конструкция конечного изделия, уменьшаются габариты и повышается надежность устройства на основе вычислительного модуля за счет специального конструктивного его исполнения в виде «сэндвича» из смонтированной печатной платы, которая механически соединена с радиатором охлаждения, который непосредственно касается наиболее теплонагруженных элементов и который является элементом корпуса конечного изделия, куда встраивается это устройство. Одновременно с этим радиатор может ограничивать физический доступ к доверенному контуру и памяти устройства, что также повышает уровень киберзащищенности устройства.

Сущность заявляемого технического решения поясняется фигурами и нижеследующим описанием.

На Фиг. 1 представлена блок-схема заявляемого вычислительного модуля.

На Фиг. 2 представлено конструктивное исполнение устройства.

На Фиг. 3 представлена иллюстрация встраивания заявляемого устройства в состав конечного изделия – Умной камеры.

Встраиваемый вычислительный модуль гетерогенный (Фиг. 1) состоит из блока 1 обработки алгоритмов искусственного интеллекта (далее – Блок 1 ИИ), контролера 2 ARM, блока 3 доверенного контура (далее – Блок 3 ДК) на выделенном процессоре архитектуры со встроенной памятью, контроллера 4 питания, блока 5 интерфейса, содержащего интерфейсы передачи данных, постоянного запоминающего устройства 6 (далее – ПЗУ 6) и оперативного запоминающего устройства 7 (далее – ОЗУ 7).

Блок 1 ИИ, блок 5 интерфейса, контроллер 2 ARM, ПЗУ 6 и ОЗУ 7 подключены к общей шине данных 8.

При этом блок 3 ДК соединен с контроллером 2 ARM и с контроллером 4 питания.

Контроллер 4 питания подключен по шинам питания к блоку 1 ИИ, блоку 5 интерфейса, контроллеру 2 ARM, ПЗУ 6 и ОЗУ 7.

Блок 1 ИИ дополнительно напрямую соединен с блоком 5интерфейсов.

Блок 1 ИИ предназначен для ускорения выполнения алгоритмов искусственного интеллекта, включая нейросетевые алгоритмы. Блок 1 ИИ должен обладать вычислительной производительностью не менее 0,5 TOPs (0.5х10^12 операций в секунду) и реализован либо на специализированных процессорных DSP (другое название NPU или TPU процессоры) ядрах, например Elcore от компании НПЦ Элвис или Amper, Volta от компании Nvidia, изначально оптимизированных под работу с алгоритмами искусственного интеллекта, либо на интегральных FPGA схемах, например, от компаний Xilinx, Lattice, запрограммированных под алгоритмы искусственного интеллекта структурой. Применение FPGA схем возможно при наличии в них не менее 100 000 программируемых элементов-вентилей, что позволяет получать производительность не менее 0,5 TOPs. Данная производительность Блока 1 ИИ позволяет, например, обрабатывать видеопоток со скоростью 10-15 кадров в секунду. Особенностью подключения Блока 1 ИИ является его прямое подключение к Блоку 5 интерфейса, минуя общую шину 8 передачи данных и Контроллер 2 ARM, что ускоряет вывод информации с устройства при обработке информации в нем в режиме реального времени. Например, при использовании традиционного способы вывода результата из Блока 1 ИИ в Блок 5 интерфейса по общей шине 8 данных под управлением Контроллера 2 ARM время реакции на событие занимает 80-120 мс, при прямом выводе с Блока 1 ИИ в Блок 5 интерфейса это время составляет 15-25 мс.

Контроллер 2 ARM содержит по меньшей мере одно ядро ARM Cortex-A разрядностью не менее 32 бит. Контроллер 2 предназначен для выполнения прикладной программы, записанной в ПЗУ 6. Эта программа определяется функциональностью конечного изделия и определяет, какие данные и в каком блоке устройства будут обрабатываться.

Блок 3 ДК представляет собой выделенный микропроцессор, поостренный на архитектуре RISC. Он имеет встроенную память, содержащую неизменяемый код загрузки и инициализации устройства в целом. Так как процессор доверенного контура не связан с общей шиной 8 и не имеет внешней памяти, которая может быть изменена злоумышленниками, тем самым достигается высокая стойкость к вредоносному коду и стойкость к внешнему изменению управляющей программы. В заявляемом устройстве доверенный контур используется для инициализации системы, управления питанием через Контроллер 4 питания.

Контроллер 4 питания формирует необходимые напряжения питания для подключенных к нему элементов вычислительного устройства по шине питания. Он управляется от Блока 3 ДК и, тем самым, сводя к минимуму потенциальную возможность влияния вредоносного кода, потенциально попавшего в Контроллер 2 ARM, на работу остальных элементов устройства по цепям питания.

Блок 5 интерфейса предназначен для обмена информацией с внешними системами. Состав блока 5 определяется функциональностью конечного изделия, собираемого на базе устройства. Этот блок 5 содержит любую комбинацию следующих интерфейсов: HDMI и/или MIPI и/или Ethernet и/или Wi-Fi и/или DIO и/или AIO и/или Audio. Отличительной особенностью включения Блока 5 интерфейса является его прямое подключение к Блоку 1 ИИ, что позволяет существенно снизить время передачи управляющего сигнала от Блока 1 ИИ в Блок 5 интерфейса и выдачу его наружу, по сравнению с традиционным путем, по общей шине 8 данных через Контроллер 2 ARM.

ПЗУ 6 предназначено для хранения прикладных программ, которые выполняет Контроллер 2 ARM. Объем ПЗУ 6 для функционирования устройств должен составлять от 4 до 64 ГБ.

ОЗУ 7 предназначено для хранения промежуточных данных и результатов вычислений. Объем ОЗУ 7 для функционирования устройств должен составлять от 1 до 16 ГБ.

Заявляемый модуль работает следующим образом.

При подаче напряжения питания, в случае его соответствия необходимым критериям, Контроллер 4 питания подает питание вначале только на Блок 3 ДК. Тот, в свою очередь, начинает выполнение программы, размещённой в его собственной памяти, не связанной с общей шиной 8 передачи данных. Тем самым обеспечивается физическая изоляция элемента – Блок 3 ДК от общей шины 8 данных, что делает принципиально невозможным запуск на нем вредоносного кода из Блока 5 интерфейса, ПЗУ 6 и ОЗУ 7 при подмене последних, тем самым повышая киберзащищеность устройства.

После запуска Блок 3 ДК, управляя Контроллером 4 питания, подает питание по выделенным линиям шины только на те устройства, которые нужны для решения задачи в данный момент времени. Далее Блок 3 ДК запускает Контроллер 2 ARM, который начинает выполнение прикладной программы, записанной в ПЗУ 6. Для хранения промежуточных результатов используется ОЗУ 7. Прикладная программа распределяет потоки данных по вычислительным блокам, оптимизируя производительность устройства. Например, нейросетевые алгоритмы, как правило, выполняются в Блоке 1 ИИ, алгоритмы общего назначения на ARM контроллере 2, критические, с точки зрения безопасности, вычисления в Блоке 3 ДК. Блок 5 интерфейса предназначен для обмена информацией между устройством и «внешним миром». Особенность подключения этого блока 5 состоит в том, что помимо подключения к общей шине 8 данных Блок 5 интерфейса может получать информацию непосредственно от Блока 1 ИИ, минуя общую шину 8 и Контроллер 2 ARM. Благодаря этому существенно уменьшается время реакции на событие, в среднем, примерно с 100 мс до 20 мс.

Встраиваемое вычислительное гетерогеное устройство (Фиг. 2) на основе вычислительного модуля гетерогенного состоит из соединенных друг с другом печатной платы 9 смонтированной и радиатора 10 охлаждения.

При этом на печатной плате 9 размещены все элементы вычислительного модуля гетерогенного при помощи поверхностного монтажа и последующей пайки к ее токоведущим линиям.

Радиатор 10 охлаждения прикреплен к печатной плате 9 с обеспечением теплового контакта с Блоком 1 ИИ, Контроллером 4 питания и Контроллером 2 ARM вычислительного модуля, поскольку эти элементы являются наиболее тепловыделяющими. Они дают до 70-80% от общего тепловыделения модуля, поэтому достаточный отвод тепла от этих элементов является необходимым условием надежности модуля, в целом.

Для увеличения компактности устройства элементы модуля 1, 3, 4, 5 целесообразно выполнить на едином кристалле кремния и в одном корпусе интегральной схемы. Примерами таких интегральных схем являются интегральная схема СКИФ от НПЦ Элвис, в которой Блок 1 ИИ выполнен на DSP ядрах ELcore-50, имеющих производительность 1,2 TOPs (1,2*10^12 операций в секунду), или интегральная схема Kria от компании Xilinx, в которой Блок 1 ИИ выполнен на FPGA схеме, имеющей число вентилей более 200 000 и производительность 1,35 TOPs (1,35*10^12 операций в секунду).

Для обеспечения дополнительной компактности конструкции устройства целесообразно использовать печатную плату размером 122х122 мм (формат Nano-ITX), не более. Оправданным считается применение плат более мелких форматов Pico-ITX, Mobile-ITX, SBC 3,5” или SBC 2,5”, если необходимо получить объем модуля 0,2-0,3 литра.

Основная идея конструкции устройства состоит в конструктивном объединении в единое целое двух элементов: 1) смонтированной печатной платы 9, содержащей элементы модуля поз. 1-7 (Фиг. 1), установленные на ней методом поверхностного монтажа с последующей пайкой к ее токоведущим дорожкам в том числе к общей шине данных 8 и шине питания, и 2) пассивного радиатора 10 охлаждения. При таком объединении радиатор 10 выполняет две роли: 1) пассивного охладителя для наиболее тепловыделяющих элементов: Блока 1 ИИ, Контроллера 4 питания, Котроллера 2 ARM, и 2) конструктивного элемента, обеспечивающего функцию крышки или стенки конечного изделия и физической защиты для Блок 3 ДК.

Для достижения этих целей печатная плата 9 выполнена таким образом, что наиболее «горячие» ее элементы 1, 2, 4 смонтированы на первой стороне, а остальные элементы 3, 5, 6, 7 могут быть расположены по обеим сторонам произвольным образом. При этом плата 9 прижимается к поверхности радиатора 10 охлаждения и обеспечивает тепловой контакт элементов платы 1, 2, 4 с ним и защиту элемента 3 Прижим платы 9 к радиатору 10 осуществляется за счет крепежных элементов таких как винты, заклепки, резьбовые втулки и др.

В таком решении другая сторона радиатора 10 является внешней стенкой устройства и граничит с внешней средой, обеспечивая достаточный теплоотвод от этих элементов без использования вентилятора для принудительного обдува. Кроме того, использование радиатора как внешней стенки конечного изделия и произвольный рельеф его (радиатора) поверхности, от гладкой до существенно ребристой, позволило сделать его площадь вариативной от 150 до 300 см2, тем самым, обеспечивая достаточное пассивное охлаждение наиболее термонагруженных элементов схемы модуля 1, 2, 4. В качестве материала радиатора 10 могут использоваться любые металлы, способные выдерживать требуемые конструкционные нагрузки при эксплуатации конечного изделия.

Возможет вариант развития основного технического решения, при котором размеры радиатора 10 превышают размеры платы 9. При этом части его контура, выступающие за периметр платы 9, могут использоваться для фиксации устройства по этому контуру к корпусу конечного изделия.

В случае необходимости обеспечения пыле- и влагозащиты конечного изделия по этому выступающему контуру радиатора 10 происходит герметизация. При таком конструктивном исполнении устройства его радиатор 10 помимо охлаждения и физической защиты элемента 3 выполняет роль несущей стенки или ее части для конечного изделия.

В качестве примера на Фиг. 2 показано, что превышение размеров радиатора 10 по ширине, относительно платы 9, составило 10%, по длине – 20%, что обеспечило эффективную площадь охлаждения 200 см2, при этом температура элементов 1, 2, 4 не поднималась выше 76 град. С, что является приемлемым значением. Дальнейшее моделирование показало возможность превышения габаритов радиатора 10 относительно платы 9 от 10 до 40%. Эффективная площадь охлаждения радиатора 10 в этом случае составит до 300 см2 что достаточно для рассеивания до 10 Вт тепловой мощности.

На Фиг. 3 показан для примера вид конечного изделия класса Edge AI – умной камеры – в состав которой входит заявляемое встраиваемое устройство. Устройство устанавливается в сборе и фиксируется к корпусу 11 конечного изделия по выступающей части радиатора 10 винтовым, клеевым, заклепочным способом или на защелках, обеспечивая необходимую степень герметизации конечного изделия. При этом радиатор 10 выполняет роль части верней крышки устройства, обеспечивая тем самым существенное упрощение конструкции последнего и хорошую теплоотдачу, так как он (радиатор) контактирует со внешней средой, имеющей более низкую температуру в отличии от традиционной компоновки, когда радиатор электронного модуля находится внутри устройства.

Элементы 1, 2, 3, 4, 5 установлены на первой стороне платы 9, к которой прикрепляется радиатор 10.

Данное устройство выполнено из смонтированной печатной платы 9 форм-факторе Pico-ITX размером 100х75 мм и радиатора 10 охлаждения, прижатого винтами к первой стороне платы 9, причем наиболее тепловыделяющие элементы 1, 2, 4, расположенные на этой стороне платы 9, имеют тепловой контакт с радиатором 10, фактически касаются его. Для устранения возможного зазора между элементами 1, 2, 4 и радиатором 10, обусловленного разной высотой элементов 1, 2, 4 относительно поверхности платы 9, используются теплопроводящие прокладки, гели, пасты. Также для нивелирования разновысотности элементов 1, 2, 4 радиатор 10 может быть изготовлен с переменной толщиной, обеспечивая беззазорное примыкание к этим элементам. При этом возможен вариант устройства, когда элемент 3 расположен на той же стороне платы 9, что элементы 1, 2, 4, и радиатор 10 закрывает элемент 3, ограничивая физический доступ к нему, дополнительно повышая тем самым кибербезопасность устройства.

Другими примерами конечных изделий классов IoT и EDGE AI, где может применяться заявляемое устройство, могут быть: устройство помощи водителю в управлении (ADAS), банкоматы, системы контроля доступа, и информационные терминалы, где требуется биометрическое распознавание индивидуума и аналогичные изделия и системы, где требуется комбинация общих алгоритмов обработки информации в совокупности с алгоритмами искусственного интеллекта, малые размеры, простота, киберзащищеность и надежность.

Таким образом, предлагаемая схема устройства позволяют достичь результата: в части высокой вычислительной производительности за счет комбинации Контролера 2 Arm на одном или нескольких процессорных ARM ядер, Блока 1 ИИ на базе DSP процессорных ядер или FPGA схем, прямого соединения Блока 5 интерфейса с Блоком 1 ИИ; высокой киберзащищенности за счет использования Блока 3 ДК на специализированном процессоре со встроенной памятью и который физически не связан с общей шиной и памятью устройства, в которую может быть занесен вредоносный код; в части компактных размеров устройства и упрощения конструкции конечных изделий и повышения их надежности за счет специального конструктивного исполнения устройства в виде «сэндвича» из смонтированной печатной платы, соединённой механически с радиатором охлаждения, который непосредственно касается наиболее теплонагруженных элементов и который является стенкой конечных изделий и физической защитой Блок 3 ДК.

Группа изобретений относится к вычислительным системам встраиваемого типа и предназначена для работы в устройствах класса Интернет вещей (IoT), Граничного интеллекта (EDGE AI) и прочих компактных вычислительных систем для обработки информации классическими алгоритмами и алгоритмами искусственного интеллекта. Техническим результатом заявляемой группы изобретений является повышение уровня киберзащищенности вычислительного модуля гетерогенного, а также упрощение конечного изделия на основе встраиваемого устройства на основе заявляемого модуля при одновременном уменьшении габаритов устройства, повышении его надежности. Технический результат достигается благодаря применению блока доверенного контура, состоящего из отдельного процессора со встроенной памятью, управляющего работой других элементов. Конструкция конечного изделия выполнена в виде «сэндвича» из смонтированной печатной платы, которая механически соединена с радиатором охлаждения, который непосредственно касается наиболее теплонагруженных элементов и который является элементом корпуса конечного изделия, куда встраивается это устройство. Одновременно с этим радиатор может ограничивать физический доступ к доверенному контуру и памяти устройства. 2 н. и 3 з.п. ф-лы, 3 ил.

1. Вычислительный модуль гетерогенный, состоящий из блока обработки алгоритмов искусственного интеллекта, контролера ARM, блока доверенного контура на выделенном процессоре архитектуры со встроенной памятью, контроллера питания, блока интерфейса, содержащего интерфейсы передачи данных, постоянного запоминающего устройства и оперативного запоминающего устройства, характеризующийся тем, что блок обработки алгоритмов искусственного интеллекта, блок интерфейса, контроллер ARM, постоянное запоминающее устройство и оперативное запоминающее устройство подключены к общей шине данных, при этом блок доверенного контура представляет собой выделенный микропроцессор, имеющий встроенную память, содержащую неизменяемый код загрузки и инициализации устройства в целом, и соединен с контроллером ARM и с контроллером питания, контроллер питания подключен по шинам питания к блоку обработки алгоритмов искусственного интеллекта, блоку интерфейса, контроллеру ARM, постоянному запоминающему устройству и оперативному запоминающему устройству, а блок обработки алгоритмов искусственного интеллекта дополнительно напрямую соединен с блоком интерфейсов.

2. Вычислительный модуль гетерогенный по п. 1, отличающийся тем, что блок обработки алгоритмов искусственного интеллекта реализован на FPGA технологии.

3. Вычислительный модуль гетерогенный по п. 1, отличающийся тем, что блок обработки алгоритмов искусственного интеллекта реализован на DSP технологии.

4. Встраиваемое вычислительное гетерогеное устройство на основе вычислительного модуля гетерогенного по п. 1 состоит из соединенных друг с другом смонтированной печатной платы и радиатора охлаждения, при этом на печатной плате размещены все элементы вычислительного модуля гетерогенного при помощи поверхностного монтажа и последующей пайки к ее токоведущим линиям, радиатор охлаждения прикреплен к печатной плате с обеспечением теплового контакта с блоком обработки алгоритмов искусственного интеллекта, контроллером питания и контроллером ARM вычислительного модуля.

5. Встраиваемое вычислительное гетерогенное устройство по п. 4, отличающееся тем, что радиатор закрывает доступ к блоку доверенного контура вычислительного модуля.