МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2022 года по МПК G06F7/57 H03K19/23 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2700552, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2665226, кл. G06F 7/57, 2018 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что схемная глубина прототипа равна 9 и он содержит 21 элемент «2ИЛИ» и 22 элемента «2И».

Техническим результатом изобретения является уменьшение аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем восемнадцать элементов «2ИЛИ» и восемнадцать элементов «2И», особенность заключается в том, что первый, второй входы j-го и первый, второй входы i-го элементов «2ИЛИ» соединены соответственно с выходами (2×j-11)-го, (2×j-10)-го и первым, вторым входами i-го элементов «2И», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», второй вход (k+8)-го элемента «2И», первый вход (k+8)-го и первый, второй входы (k+14)-го элементов «2ИЛИ» соединены соответственно с выходом (k+6)-го элемента «2ИЛИ», выходом k-го элемента «2И» и выходами (2×k+9)-го, (2×k+10)-го элементов «2ИЛИ», первый вход j-го, второй вход (j+4)-го элементов «2И» и первый, второй входы семнадцатого элемента «2ИЛИ» подключены соответственно к первому входу (28-j)-го, второму входу (25-j)-го и первому входу четырнадцатого, второму входу одиннадцатого элементов «2И», первый вход (k+10)-го, второй вход (k+14)-го и первый вход (k+12)-го, второй вход семнадцатого элементов «2И» соединены соответственно с выходами (8×k-7)-го, (8×k-6)-го элементов «2ИЛИ» и выходами (11-2×k)-го, десятого элементов «2И», второй вход семнадцатого элемента «2ИЛИ» и первые входы восемнадцатых элементов «2ИЛИ», «2И» подключены соответственно к выходу восьмого элемента «2И» и выходам пятнадцатого, шестнадцатого элементов «2ИЛИ», второй вход восемнадцатого и первый, второй входы четырнадцатого элементов «2ИЛИ» соединены соответственно с выходом восемнадцатого элемента «2И» и выходами семнадцатых элементов «2И», «2ИЛИ», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го элементов «2ИЛИ» и второй вход восемнадцатого элемента «2И» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход восемнадцатого элемента «2ИЛИ».

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «2И» 1₁,…,1₁₈ и элементы «2ИЛИ» 2₁,…,2₁₈, причем первый, второй входы элемента 2_j и первый, второй входы элемента 2_i соединены соответственно с выходами элементов 1_2×j-11, 1_2×j-10 и первым, вторым входами элемента 1_i, первый, второй входы элемента 2_k и первый, второй входы элемента 2_k+6 подключены соответственно к выходам элементов 2_k+2, 2_k+4 и 1_k+2, 1_k+4, второй вход элемента 1_k+8, первый вход элемента 2_k+8 и первый, второй входы элемента 2_k+14 соединены соответственно с выходами элементов 2_k+6, 1_k и 2_2×k+9, 2_2×k+10, первый вход элемента 1_j, второй вход элемента 1_j+4 и первый, второй входы элемента 2₁₇ подключены соответственно к первому входу элемента 1_28-j, второму входу элемента 1_25-j и первому входу элемента 1₁₄, второму входу элемента 1₁₁, первый вход элемента 1_k+10, второй вход элемента 1_k+14 и первый вход элемента 1_k+12, второй вход элемента 1₁₇ соединены соответственно с выходами элементов 2_8×k-7, 2_8×k-6 и 1_11-2×k, 1₁₀, второй вход элемента 2₁₇ и первые входы элементов 2₁₈, 1₁₈ подключены соответственно к выходам элементов 1₈ и 2₁₅, 2₁₆, второй вход элемента 2₁₈ и первый, второй входы элемента 2₁₄ соединены соответственно с выходами элементов 1₁₈ и 1₁₇, 2₁₇, а первый, второй входы элемента 2_k+2, первый, второй входы элемента 2_k+4 и второй вход элемента 1₁₈ подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход элемента 2₁₈.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,девятый входы подаются соответственно двоичные сигналы x₁,…,x₉ ∈ {0,1}. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов y_1+r, y_2+r, y_3+r, y_4+r (r∈{0,4}) предлагаемого мажоритарного модуля, полученные для всех возможных наборов значений сигналов x_1+r, x_2+r, x_3+r, x_4+r, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов у₁,…,у₈,x₉.

Согласно табл. 1, табл. 2 имеем

где Maj(x₁,…,x₉) есть мажоритарная функция девяти аргументов х₁,…,х₉. При этом схемная глубина предлагаемого мажоритарного модуля равна 8.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом схемной глубиной и аппаратурными затратами.

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа. Технический результат достигается за счёт мажоритарного модуля, который содержит восемнадцать элементов «2И» (1₁,…,1₁₈) и восемнадцать элементов «2ИЛИ» (2₁,…,2₁₈). 2 табл., 1 ил.

Мажоритарный модуль, содержащий восемнадцать элементов «2ИЛИ» и восемнадцать элементов «2И», отличающийся тем, что первый, второй входы j-го и первый, второй входы i-го элементов «2ИЛИ» соединены соответственно с выходами (2×j-11)-го, (2×j-10)-го и первым, вторым входами i-го элементов «2И», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», второй вход (k+8)-го элемента «2И», первый вход (k+8)-го и первый, второй входы (k+14)-го элементов «2ИЛИ» соединены соответственно с выходом (k+6)-го элемента «2ИЛИ», выходом k-го элемента «2И» и выходами (2×k+9)-го, (2×k+10)-го элементов «2ИЛИ», первый вход j-го, второй вход (j+4)-го элементов «2И» и первый, второй входы семнадцатого элемента «2ИЛИ» подключены соответственно к первому входу (28-j)-го, второму входу (25-j)-го и первому входу четырнадцатого, второму входу одиннадцатого элементов «2И», первый вход (k+10)-го, второй вход (k+14)-го и первый вход (k+12)-го, второй вход семнадцатого элементов «2И» соединены соответственно с выходами (8×k-7)-го, (8×k-6)-го элементов «2ИЛИ» и выходами (11-2×k)-го, десятого элементов «2И», второй вход семнадцатого элемента «2ИЛИ» и первые входы восемнадцатых элементов «2ИЛИ», «2И» подключены соответственно к выходу восьмого элемента «2И» и выходам пятнадцатого, шестнадцатого элементов «2ИЛИ», второй вход восемнадцатого и первый, второй входы четырнадцатого элементов «2ИЛИ» соединены соответственно с выходом восемнадцатого элемента «2И» и выходами семнадцатых элементов «2И», «2ИЛИ», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го элементов «2ИЛИ» и второй вход восемнадцатого элемента «2И» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход восемнадцатого элемента «2ИЛИ».