ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2023 года по МПК G06F7/57 H03K19/23 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2757817, кл. G06F7/57, 2021 г.), которые содержат мажоритарные элементы и реализуют любую из простых симметричных булевых функций , , , , зависящих от семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что глубина схемы, в частности, упомянутого аналога равна 6 и он содержит девятнадцать мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2776921, кл. G06F7/57, 2022г.), который содержит мажоритарные элементы и реализует любую из простых симметричных булевых функций , , , , зависящих от семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что глубина схемы прототипа равна 6 и он содержит восемнадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем пятнадцать мажоритарных элементов, которые имеют по три входа, выходы k-го (), m-го () и тринадцатого мажоритарных элементов соединены соответственно с вторыми входами ()-го, ()-го и четырнадцатого мажоритарных элементов, а первые входы первого, второго, шестого и первый вход третьего мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, особенность заключается в том, что выходы пятого, седьмого, одиннадцатого и третьи входы ()-го, ()-го, четырнадцатого мажоритарных элементов соединены соответственно с вторыми входами шестого, восьмого, двенадцатого и выходами ()-го, ()-го, пятнадцатого мажоритарных элементов, а первые входы пятого, девятого и выход четвертого мажоритарных элементов подключены соответственно к первому настроечному входу и выходу логического преобразователя, третий настроечный вход которого соединен с первыми входами четвертого, ()-го, ()-го, четырнадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁,…,1₁₅, которые имеют по три входа, причем выходы элементов 1_k (), 1_k+6, 1₅, 1₁₁, 1₁₃ и третьи входы элементов 1_j (), 1_j+6, 1₁₄ соединены соответственно с вторыми входами элементов 1_k+1, 1_k+7, 1₆, 1₁₂, 1₁₄ и выходами элементов 1_4×j-6, 1_2×j+6, 1₁₅, а первые входы элементов 1_j-2, 1_j+2, 1₉ и первые входы элементов 1_j+4, 1_j+8, 1₄, 1₁₄ подключены соответственно к первому и третьему настроечным входам логического преобразователя, второй настроечный вход и выход которого соединены соответственно с первым входом третьего и выходом четвертого мажоритарных элементов.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки. На вторые входы элементов 1₁, 1₇, первый вход элемента 1₁₃; третьи входы элементов 1₁, 1₇, второй вход элемента 1₁₃; третьи входы элементов 1₂, 1₈, 1₁₃; вторые входы элементов 1₅, 1₁₁, первый вход элемента 1₁₅; третьи входы элементов 1₅, 1₁₁, второй вход элемента 1₁₅; третьи входы элементов 1₆, 1₁₂, 1₁₅ и первый вход элемента 1₁₀ подаются соответственно двоичные сигналы ; ; ; ; ; и (). На выходе элемента 1_i () имеем , где и ∙ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₄ определяется выражением

,

в котором (). Таким образом, на выходе предлагаемого логического преобразователя получим

,

где есть простые симметричные булевы функции семи аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974г.). При этом глубина схемы предлагаемого логического преобразователя равна 5.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из простых симметричных булевых функций , , , , зависящих от семи аргументов - входных двоичных сигналов, имеет меньшую по сравнению с прототипом схемную глубину и обладает меньшими по сравнению с ним аппаратурными затратами.

Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа. Логический преобразователь предназначен для реализации любой из простых симметричных булевых функций , , , , зависящих от семи аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический преобразователь содержит пятнадцать мажоритарных элементов (1₁,…,1₁₅), причем глубина его схемы равна 5. 1 ил.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий пятнадцать мажоритарных элементов, которые имеют по три входа, причем выходы k-го (), m-го () и тринадцатого мажоритарных элементов соединены соответственно с вторыми входами ()-го, ()-го и четырнадцатого мажоритарных элементов, а первые входы первого, второго, шестого и первый вход третьего мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, отличающийся тем, что выходы пятого, седьмого, одиннадцатого и третьи входы ()-го, ()-го, четырнадцатого мажоритарных элементов соединены соответственно с вторыми входами шестого, восьмого, двенадцатого и выходами ()-го, ()-го, пятнадцатого мажоритарных элементов, а первые входы пятого, девятого и выход четвертого мажоритарных элементов подключены соответственно к первому настроечному входу и выходу логического преобразователя, третий настроечный вход которого соединен с первыми входами четвертого, ()-го, ()-го, четырнадцатого мажоритарных элементов.