Самосинхронный двухтактный триггер с парафазными входными и выходными сигналами с нулевым спейсером Российский патент 2025 года по МПК H03K3/00 

Самосинхронный двухтактный триггер с парафазными с нулевым спейсером входными и выходными сигналами относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных регистровых и вычислительных устройств, систем цифровой обработки информации.

Из уровня техники известен ряд аналогов заявляемого технического решения. Известен самосинхронный двухтактный триггер с парафазным входом и бифазным выходом [1, рис. 2.16(б)], содержащий пять элементов И-ИЛИ-НЕ. Недостаток данного триггера - отсутствие информационного выхода в парафазном коде с нулевым спейсером. Как правило, информационные выходы триггеров обрабатываются последующей комбинационной схемой, которая в самосинхронной схемотехнике является двухканальной с парафазными сигналами со спейсером, как на входе, так и на выходе. Использование данного триггера последующей комбинационной схемой требует предварительного преобразования бифазных выходов в парафазные со спейсером (1) или сопровождение сигналов на бифазных выходах управляющим сигналом, подтверждающим их установившиеся значения (2). Оба варианта требуют дополнительных аппаратных затрат и снижают суммарное быстродействие.

Известен самосинхронный двухтактный триггер с парафазным информационным выходом с нулевым спейсером [2, рис. 3.35], содержащий два элемента И-ИЛИ-НЕ, элемент ИЛИ-И-НЕ, элемент 2И-НЕ, элемент И-ИЛИ-И-НЕ и два элемента 2ИЛИ-НЕ. Недостаток данного аналога - невозможность использования парафазного информационного выхода триггера в фазе хранения его комбинационным окружением ввиду того, что состояние парафазного информационного выхода триггера в этой фазе обнулено - находится в состояние нулевого спейсера. Парафазным считается сигнал, представленный двумя компонентами - парой переменных {X, ХВ}, которые в активной (рабочей) фазе имеют взаимоинверсные значения: {Х=0, ХВ=1} или {Х=1, ХВ=0}. Переход парафазного сигнала из одного статического рабочего состояния в противоположное рабочее состояние может осуществляться двумя способами.

Первый способ осуществления перехода парафазного сигнала между его состояниями предполагает наличие у парафазного сигнала спейсера, когда переходу в следующее рабочее состояние обязательно предшествует переход в третье статическое состояние - спейсерное (нерабочее состояние или состояние гашения). Если в качестве спейсерного используется состояние {0,0}, то говорят, что используется парафазный сигнал с нулевым спейсером. Спейсерное состояние - статическое состояние, переключение в которое в самосинхронной схемотехнике должно фиксироваться индикатором окончания переходного процесса, в данном случае - окончания переключения в спейсерное состояние. Традиционно парафазный сигнал со спейсером имеет только одно спейсерное состояние.

Второй способ осуществления перехода парафазного сигнала между его состояниями предполагает использование парафазного сигнала без спейсера. При этом переход из одного рабочего статического состояния в другое осуществляется через динамическое (кратковременное) состояние: {1,1} или {0,0}, - называемое транзитным состоянием.

В материалах данной заявки речь идет об использовании в качестве информационного входа и информационного выхода триггера парафазного сигнала с нулевым спейсером, в дальнейшем - просто парафазного сигнала.

Наиболее близким к предлагаемому решению по технической сущности и принятым в качестве прототипа является самосинхронный двухтактный триггер с парафазным информационным входом с нулевым спейсером и парафазным информационным выходом [3, пункты 10 и 28 Формулы изобретения, Фиг. 2, 17, 7, 4], содержащий блоки памяти, пре-индикации и индикации и два инвертора, причем блок памяти содержит два элемента ИЛИ-НЕ и два элемента ИЛИ-И-НЕ, блок индикации содержит элемент И-ИЛИ-НЕ.

Недостаток прототипа - отсутствие спейсера у парафазного информационного выхода триггера, затрудняющее его использование комбинационным окружением.

Техническая задача, решаемая заявляемым изобретением, заключается в обеспечении спейсера у парафазного информационного выхода триггера и возможности использования парафазного с нулевым спейсером информационного выхода триггера его комбинационным окружением, формирующим парафазный информационный вход триггера, за счет блокирования входов второй бистабильной ячейки триггера компонентами парафазного выхода в рабочей фазе триггера и его окружения.

Это достигается тем, что в самосинхронный двухтактный триггер с парафазным информационным входом с нулевым спейсером и парафазным информационным выходом с нулевым спейсером, содержащий два элемента ИЛИ-НЕ, два элемента ИЛИ-И-НЕ, элемент И-ИЛИ-НЕ, прямую и инверсную компоненту парафазного информационного входа с нулевым спейсером, вход асинхронного сброса, парафазный информационный выход с нулевым спейсером и индикаторный выход, причем прямая компонента парафазного входа подключена к первым входам первого элемента ИЛИ-НЕ и первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ, инверсная компонента парафазного входа подключена ко вторым входам второго элемента ИЛИ-НЕ и первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход первого элемента ИЛИ-НЕ соединен со вторым входом первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и первым входом второго элемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первым входом первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ и вторым входом первого элемента ИЛИ-НЕ, третий вход второго элемента ИЛИ-НЕ подключен к входу асинхронного сброса, выход первого элемента ИЛИ-И-НЕ соединен с входом второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход второго элемента ИЛИ-И-НЕ соединен с входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, индикаторный выход триггера соединен с выходом элемента И-ИЛИ-НЕ, введены третий и четвертый элементы ИЛИ-НЕ и вход управления фазой триггера, причем выход первого элемента ИЛИ-И-НЕ подключен к первому входу третьего элемента ИЛИ-НЕ и первому входу первой группы входов И элемента И-ИЛИ-НЕ, выход второго элемента ИЛИ-И-НЕ соединен с первым входом четвертого элемента ИЛИ-НЕ и первым входом четвертой группы входов И элемента И-ИЛИ-НЕ, вторые входы третьего и четвертого элементов ИЛИ-НЕ подключены к входу управления фазой триггера, выход третьего элемента ИЛИ-НЕ соединен с третьим входом первого элемента ИЛИ-И-НЕ и инверсной компонентой парафазного выхода триггера, выход четвертого элемента ИЛИ-НЕ соединен с третьим входом второго элемента ИЛИ-И-НЕ и прямой компонентой парафазного выхода триггера, первый вход второй группы входов И элемента И-ИЛИ-НЕ подключен к инверсной компоненте парафазного входа триггера, первый вход третьей группы входов И элемента И-ИЛИ-НЕ подключен к прямой компоненте парафазного входа триггера, вторые входы первой и второй групп входов И элемента И-ИЛИ-НЕ соединены с выходом первого элемента ИЛИ-НЕ, вторые входы третьей и четвертой групп входов И элемента И-ИЛИ-НЕ соединены с выходом второго элемента ИЛИ-НЕ.

Предлагаемое устройство триггера обладает существенными признаками, отличающими его от прототипа и находящимися в причинно-следственной связи с достигаемым техническим результатом. Действительно, использование элементов ИЛИ-НЕ и ИЛИ-И-НЕ в составе триггера известно, например, из [3, Фиг. 6, Фиг. 17], где они формируют бифазный информационный сигнал, преобразуемый в парафазный без спейсера информационный выход триггера с помощью двух инверторов. Но это не обеспечивает наличие спейсера у парафазного информационного выхода триггера и возможности использования парафазного выхода триггера его комбинационным окружением, формирующим информационный вход триггера. Именно использование третьего и четвертого элементов ИЛИ-НЕ для формирования парафазного информационного выхода триггера и подключение их выходов к третьим входам первых групп входов ИЛИ элементов ИЛИ-И-НЕ позволило достичь эффекта, выраженного целью изобретения.

Поскольку введенные конструктивные связи в аналогичных технических решениях не известны, заявляемое устройство может считаться имеющим существенные отличия и изобретательский уровень.

Существенным отличительным признаком заявленного изобретения является обеспечение возможности использования в качестве информационного входа и информационного выхода триггера парафазного сигнала с нулевым спейсером, в дальнейшем - просто парафазного сигнала.

На Фигуре представлена схема самосинхронного двухтактного триггера с парафазным выходом с нулевым спейсером, содержащего четыре элемента ИЛИ-НЕ 1-4, два элемента ИЛИ-И-НЕ 5-6, элемент И-ИЛИ-НЕ 7, вход управления фазой триггера 8, прямую 9 и инверсную 10 компоненты парафазного информационного входа, вход асинхронного сброса 11, прямую 12 и инверсную 13 компоненты парафазного информационного выхода и индикаторный выход 14, причем прямая компонента парафазного входа 9 подключена к первым входам элемента ИЛИ-НЕ 1 и первой группы входов ИЛИ элемента ИЛИ-И-НЕ 5, инверсная компонента парафазного входа 10 подключена ко вторым входам элемента ИЛИ-НЕ 2 и первой группы входов ИЛИ элемента ИЛИ-И-НЕ 6, выход элемента ИЛИ-НЕ 1 соединен со вторым входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ 5 и первым входом элемента ИЛИ-НЕ 2, чей выход соединен с первым входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ 6 и вторым входом элемента ИЛИ-НЕ 1, третий вход элемента ИЛИ-НЕ 2 подключен к входу асинхронного сброса 11, выход элемента ИЛИ-И-НЕ 5 соединен с входом второй группы входов ИЛИ элемента ИЛИ-И-НЕ 6, чей выход соединен с входом второй группы входов ИЛИ элемента ИЛИ-И-НЕ 5, индикаторный выход триггера 14 соединен с выходом элемента И-ИЛИ-НЕ 7, выход элемента ИЛИ-И-НЕ 5 подключен к первому входу элемента ИЛИ-НЕ 3 и первому входу первой группы входов И элемента И-ИЛИ-НЕ 7, выход второго элемента ИЛИ-И-НЕ 6 соединен с первым входом элемента ИЛИ-НЕ 4 и первым входом четвертой группы входов И элемента И-ИЛИ-НЕ 7, вторые входы элементов ИЛИ-НЕ 3 и 4 подключены к входу управления фазой триггера 8, выход элемента ИЛИ-НЕ 3 соединен с третьим входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ 5 и инверсной компонентой парафазного выхода триггера 13, выход элемента ИЛИ-НЕ 4 соединен с третьим входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ 6 и прямой компонентой парафазного выхода триггера 12, первый вход второй группы входов И элемента И-ИЛИ-НЕ 7 подключен к инверсной компоненте парафазного входа триггера 10, первый вход третьей группы входов И элемента И-ИЛИ-НЕ 7 подключен к прямой компоненте парафазного входа триггера 9, вторые входы первой и второй групп входов И элемента И-ИЛИ-НЕ 7 соединены с выходом элемента ИЛИ-НЕ 1, вторые входы третьей и четвертой групп входов И элемента И-ИЛИ-НЕ 7 соединены с выходом элемента ИЛИ-НЕ 2.

Парафазный вход и парафазный выход триггера имеют нулевой спейсер.

Схема работает следующим образом. Пусть парафазный информационный вход триггера находится в рабочем состоянии, например, "10" (прямая компонента 9 в логической единице, а инверсная компонента 10 в логическом нуле), вход управления фазой 8 тоже имеет рабочее значение логического нуля, а бистабильная ячейка на элементах ИЛИ-И-НЕ 5-6 хранит предыдущее рабочее состояние триггера, например, "01" (на выходе элемента ИЛИ-И-НЕ 5 низкий логический уровень, на выходе элемента ИЛИ-И-НЕ 6 высокий логический уровень). Низкий уровень на входе 8 разрешает формирование рабочего состояния "01" на парафазном выходе 12-13, которое может использоваться комбинационным окружением триггера, в том числе, и для формирования рабочего состояния его парафазного информационного входа 9-10. Индикаторный выход 14 низким уровнем подтверждает пребывание триггера в рабочей фазе. Переключение входа управления 8 в логическую единицу заставляет парафазный выход триггера 12-13 перейти в нулевой спейсер, разрешая тем самым запись состояния первой бистабильной ячейки триггера на элементах 1-2 во вторую бистабильную ячейку на элементах 5-6 после переключения в спейсерное состояние парафазного информационного входа триггера 9-10 (формирование "00" на входах 9-10). Индикаторный выход 14 высоким уровнем подтверждает переход триггера в спейсерную фазу.

Отличительные особенности данной схемы по сравнению с прототипом состоят в следующем.

Парафазный информационный выход триггера, формируемый элементами 3 и 4, за счет обратной связи на входы второй бистабильной ячейки, образованную элементами 5 и 6, разрешает изменение ее состояния только при своем спейсерном состоянии. Эти связи обеспечивают самосинхронность переключения триггера из одной фазы в противоположную и возможность использования парафазного выхода триггера его комбинационным окружением для формирования парафазного входа триггера без нарушения самосинхронности.

Таким образом, предлагаемое устройство обеспечивает самосинхронность переключения триггера из одной фазы в противоположную и возможность использования парафазного выхода триггера с нулевым спейсером его комбинационным окружением для формирования парафазного входа триггера без нарушения самосинхронности, чем обеспечивается решение поставленной технической задачи. Цель изобретения достигнута.

Источники:

[1] Астановский А.Г., Варшавский В.И., Мараховский В.Б. и др. Апериодические автоматы / Под ред. В.И. Варшавского. - М.: Наука. Гл. ред. физ. - мат. лит., 1976. - 424 с.

[2] Степченков Ю.А., Денисов А.Н., Дьяченко Ю.Г., Гринфельд Ф.И., Филимоненко О.П., Морозов Н.В., Степченков Д.Ю., Плеханов Л.П. Библиотека функциональных ячеек для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507. М.: Техносфера. 2017. 367 с.

[3] Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты). Патент РФ №2427955 от 27.08.2011 г. - 42 с. (пункты 10 и 28 Формулы изобретения).

Изобретение относится к импульсной и вычислительной технике. Технический результат - самосинхронность переключения триггера из одной фазы в противоположную и возможность использования парафазного выхода триггера с нулевым спейсером его комбинационным окружением для формирования парафазного входа триггера без нарушения самосинхронности. Для этого предложен самосинхронный двухтактный триггер с парафазными с нулевым спейсером входными и выходными сигналами, содержащий два элемента ИЛИ-НЕ, два элемента ИЛИ-И-НЕ, элемент И-ИЛИ-НЕ, прямую и инверсную компоненту парафазного информационного входа с нулевым спейсером, вход асинхронного сброса, парафазный информационный выход и индикаторный выход, причем в схему введены третий и четвертый элементы ИЛИ-НЕ и вход управления фазой триггера. 1 ил.

Самосинхронный двухтактный триггер с парафазными с нулевым спейсером входными и выходными сигналами, содержащий два элемента ИЛИ-НЕ, два элемента ИЛИ-И-НЕ, элемент И-ИЛИ-НЕ, прямую и инверсную компоненту парафазного информационного входа с нулевым спейсером, вход асинхронного сброса, парафазный информационный выход и индикаторный выход, причем прямая компонента парафазного входа подключена к первым входам первого элемента ИЛИ-НЕ и первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ, инверсная компонента парафазного входа подключена ко вторым входам второго элемента ИЛИ-НЕ и первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход первого элемента ИЛИ-НЕ соединен со вторым входом первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и первым входом второго элемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первым входом первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ и вторым входом первого элемента ИЛИ-НЕ, третий вход второго элемента ИЛИ-НЕ подключен к входу асинхронного сброса, выход первого элемента ИЛИ-И-НЕ соединен с входом второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход второго элемента ИЛИ-И-НЕ соединен с входом второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, индикаторный выход триггера соединен с выходом элемента И-ИЛИ-НЕ, отличающийся тем, что в схему введены третий и четвертый элементы ИЛИ-НЕ и вход управления фазой триггера, причем выход первого элемента ИЛИ-И-НЕ подключен к первому входу третьего элемента ИЛИ-НЕ и первому входу первой группы входов И элемента И-ИЛИ-НЕ, выход второго элемента ИЛИ-И-НЕ соединен с первым входом четвертого элемента ИЛИ-НЕ и первым входом четвертой группы входов И элемента И-ИЛИ-НЕ, вторые входы третьего и четвертого элементов ИЛИ-НЕ подключены к входу управления фазой триггера, выход третьего элемента ИЛИ-НЕ соединен с третьим входом первого элемента ИЛИ-И-НЕ и инверсной компонентой парафазного выхода триггера, выход четвертого элемента ИЛИ-НЕ соединен с третьим входом второго элемента ИЛИ-И-НЕ и прямой компонентой парафазного выхода триггера, первый вход второй группы входов И элемента И-ИЛИ-НЕ подключен к инверсной компоненте парафазного входа триггера, первый вход третьей группы входов И элемента И-ИЛИ-НЕ подключен к прямой компоненте парафазного входа триггера, вторые входы первой и второй групп входов И элемента И-ИЛИ-НЕ соединены с выходом первого элемента ИЛИ-НЕ, вторые входы третьей и четвертой групп входов И элемента И-ИЛИ-НЕ соединены с выходом второго элемента ИЛИ-НЕ.