Пороговый логический элемент Советский патент 1983 года по МПК H03K19/23 

1

Изобретение относится к автомати-i ке и вычислительной технике и может быть исполь зовано для построения различных устройств переработки дискретной информации.

Известен пороговый логический элемент, содержащий многовходовый элемент ИЛИ, входыкоторого соединены с выходами пяти трехвходовых элементов И, две группы по четыре двухвходовых элемента ИЛИ, соединенных со входами элементов И 1 .

Недостатком данного элемента является ограниченные функциональные -ВОЗМОЖНОСТИ, так какон реализуеу только пороговую функцию семи переменных с порогом 3.

Известен также мажоритарный логический элемент, содержащий преобразователи весов двух входов, состоящие из элемента И и элемента ИЛИ с параллельно соединенными входами, блок формирования порога и выходной ИЛИ. Блок формирования порога

выполнен двухступенчатым, содержащим два однотипных каскада формирования наЬора весов первой ступени, взаимодополняющие весовые выходы которых попарно соединены со входами элементов И каскада формирования порога второй ступени f23.

Недостатком таких устройств является малые функциональные возможности.

to

Наиболее близким по технической сущности к изобретению является пороговый логический элемент, содержащий К столбцов сумматоров, входы сумматоров первого столбца из которых под15ключены к одним шинам входных сигналов Г 3 .

Недостатками такого устройства являются сложность технической реализации, малые функциональные возмож20ности и быстродействие. ;

Цель изобретения - повышение быстродействия и расширение функциональ.ных возможностей. 3 Для достижения поставленной цели в пороговый логический элемент, содержащий К столбцов сумматоров, вхо ды сумматоров первого столбца подкл чены к шинам входных сигналов, введен элемент ИЛИ, выход которого под ключен к шине выходных сигналов, а входы - к выходам переноса сумматоров (столбцов от Р-гр до К-го, для порога 2Р, выходы каждого из сумматоров столбцов от первого до (P-l)подключены к входам одного из сумма торов последующих столбцов, а выход суммы каждого из сумматоров остальных столбцов подключены к входам од ного из сумматоров последующих стол цов, при этом входы переноса сумматоров всех столбцов подключены к шинам входных сигналов. На чертеже изображен предлагаемы пороговый логический элемент для случая, числа входов равных тридцати одному и порога . Предлагаемый пороговый элемент для случая числа входов равных трид цати одному состоит из сумматоров 1-1-1-8, входы которых подключены к входным шинам порогового логического элемента, сумматоров , 3-1, И k двухразрядных двоичных чисел, и элемента ИЛИ 5, а также входов 6-36. Выходы каждых двух сумматоров 1 соединены со входами соответствующего сумматора 2, вход переноса которого соединен с входом порогового элемента. Выходы суммы сумматоров 2-1 и 2-2 соединены со входами сумматора , а выходы суммы сумматоров 2-3 и 2-k - с входами сумматора 3-2. Входы переноса сумматоров и соединены со входами порогового логического элемента. Выходы суммы сумматоров и соединены со входами последнего сумматора k, вход переноса которого соединен со входом -порогового логического элемен та. Выходы переноса всех сумматоров Р-разрядных двоичных чисел (Р 1од2а -logg.2), т.е. сумматоров , 3-1, , , соединены со входами элемента ИЛИ 5, выход которого является выходом порогового логического элемента. Функционирование предлагаемого порогового логического элемента происходит следующим образом.

На выходах каждого из сумматоров 1 формируется двоичный код числа

потенциалов на входы 8-14 порогового элемента единичный потенциал появляется на выходе переноса сумматора 17 единичных потенциалов на их входах. Двоичные коды с выходов каждого из сумматоров 1 поступают на входы соответствующего сумматора 2, на выходах которого при этом формируется двоичный код числа единичных потенциалов на соответствующих семи входах. Так на выходах сумматора 2-1 формируется двоичный код числа m единичных потенциалов на входах 8-14. Причем на выходе переноса сумматоров 2-1 появляется единичный потенциал, если- число m единичных потенциалов на входах 8-1 4 больше или равно . На выходах суммы сумматора 2-1 появляется код числа t m- Um/lj. Двоичные коды с выходов суммы сумматоров 2 поступают на-входы соответствующего сумматора 3, на выходах которого при этом формируется двоичный код числа t-f + t2+tq, где t, i цвои-чные коды чисел, поступающие на ..входы .данного сумматора 3 с выходов суммы соответствующих сумматоров 2, а Ц 1 . если на в-ход переноса сумматора 3, соединенный со входом порогового элемента, подан единичный потен-, циал и , если на данный йход подан нулевой потенциал. На выходе переноса сумматора 3 появляется единичный потенциал, если t +t2+t3 /4. На выходах переноса сумматора 3 появля;t,+t2+t3)-(t.+ ется код числа +t2+t3 Двоичные коды с выходов суммы сумматоров , поступают на входы сумматора , на выходах которого , мируется двоичный код числа где t, 2 двоичные коды чисел, поступающие на входы сумматора Ц с выходов суммы сумматоров и соответственно, а , если на вход переноса сумматора ч подан единичный потенциал, , если на данный вход подан нулевой потенциал. На выходе переноса сумматора 4 появляется единичный потенциал, если t + t2+t37/4. Таким образом, всякий раз, когда число m единичных потенциалов на входах порогового логического элемента больше или равно k, на выходах переноса сумматоров 2-х разрядных двоичных чисел 2-1-2-4, 3-1, 3-2, k появяется (т/4) единичных потенциалов. например при подаче гл единичных 2-1. Если на данные входы подано, например, 3 единичных потенциалов, то на выходе переноса сумматора 2-1 будет нулевой потенциал, а на выходах суммы - единичные потенциалы. .Если единичный потенциал подан также на один из входов , это вызы вает единичный потенциал на выходе переноса сумматора . Появление единичного потенциала на любом из выходов переноса сумматоров 2-1-2- 3-J , 3-2, вызывает единичный потенциал на выходе элемента ИЛИ 3 со входами которого они соединены. Таким образом, всякий раз, когда число единичных потенциалов на входах порогового логического элемента равно или больше порога а (в рассматриваемом случае а), на выходе элемента ИЛИ 5, являющемся выходом порогового логического элемента, появляется единичный потенциал. Следовательно, предлагаемый пороговый логический элемент обладает значительно большими функциональными возможностями по сравнению (р прототипом, так как реализует любую пороговую функцию с порогом 1,2.. .3 ) (п-1) от любого числа переменных п. Кроме того, предлагаемый пороговый элемент имеет большее быстродей ствие, чем прототип. Например, для случая прототип имеет время за держки Т (18-8)1::2,где Сз время задержки переключения полного сумMatopa, в зависимости от порядка соединения сумматоров в блоках сложения по модулю два. В предлагаемом устройстве при i а время задержки равно ly i +3Z +,rp,e г время задержки двухразрядного сумпматора, Tj- время задержки элемента ИЛИ. В большинстве случаев .можно принять ъНапример, для элементов серии 15 эти величины составляют не, НС, НС. При этом Тг (3-5) в 2-3 раза меньше, че в прототипе. Причем по мере возрастания п вь1игрыш в быстродействии при использовании предлагаемого уст ройства возрастает. Предлагаемое устройство обеспечи вает также уменьшение объема обору107 . дования. Оно достигается, во - первых, за счет уменьшения числа оумматоров ё схеме, во - вторых, за счет использования многоразрядных сумматоров, что невозможно в прототипе. Например, при прототип содержит 26 сумматоров (одноразрядных), в то время как предлагаемое устройство для а содержит 22 сумматора (одноразрядных), т.е. на 15% меньше. При реализации на микросхемах серии 155 прототип требует 2б микросхем, а предлагаемое устройство 15, т.е. почти в два раза меньше. Таким образом, предлагаемый пороговый логический элемент имеет существенно большие функциональные возможности, большее быстродействие и меньший объем оборудования. Формула изобретения Пороговый логический элемент, содержащий К столбцов сумматоров, входы сумматоров первого столбца подключены к шинам входных сигналов, о тли чающийся тем, что, с целью повышения быстродействия, упрощения и расширения функциональных возможностей,в него введен элемент ИЛИ выход которого подключен к шине входных сигналов, а входы - к выходам переноса сумматоров столбцов от Р-го до К-го, для порога 2Р, выходы каждого из сумматоров столбцов от первого до (Р-1)-го подключены к входам одного из сумматоров последующих столбцов, а выходы суммы каждо:го из сумматоров остальных столбцов подключены к входам одного из сум- маторов последующих столбцов, при этом входы переноса сумматоров всех столбцов подключены к шинам входных сигналов. Источники информации, принятые во. внимание при экспертизе 1.Авторское свидетельство СССР № 598252, кл. Н 03 К 19/24, 1976. 2.Авторское свидетельство СССР № 683025, кл. Н 03 К 19/23, 17.07.793.Авторское свидетельство СССР по заявке V 2782136/21, кл. Н 03 К 19/23, 25.12.79 (прототип).