ПОРОГОВЫЙ ЭЛЕМЕНТ Российский патент 1995 года по МПК H03K19/23 H03K5/24 G05B1/01 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации.

Известен пороговый элемент, содержащий выходной блок, сканирующий мультиплексор, счетным входом соединенный с генератором тактовых импульсов, информационными входами с шинами единичного положительного веса, а входом со счетным входом счетного блока, сканирующий мультиплексор содержит р-канальный преобразователь параллельного кода в последовательный, (р-1) реверсивный накопитель, группы (р-1) элементов И, элемент ИЛИ и триггер, при этом р-й выход р-канального преобразователя параллельного кода в последовательный соединен с р-м входом элемента ИЛИ, каждый i-й выход р-канального преобразователя параллельного кода в последовательный (i 1,2,p-1) соединен с суммирующим входом i-го реверсивного накопителя, первый выход которого соединен с первым входом i-го элемента И, выходом соединенного с вычитающим входом i-го реверсивного накопителя и с i-м входом элемента ИЛИ, выход которого является выходом сканирующего мультиплексора.

Данный пороговый элемент позволяет реализовать пороговые функции с единичными весами входных переменных. Его недостатком является низкое быстродействие.

Наиболее близким по технической сущности и функциональным возможностям к заявляемому является пороговый элемент [1] содержащий генератор тактовых импульсов, счетный узел, триггер и элемент ИЛИ, 2р+k-канальный сканирующий мультиплексор, р+k-1 накопителей, две группы элементов И, (р-1) блок формирования счетных импульсов, два элемента И, два дополнительных элемента ИЛИ и формирователь счетных импульсов, 2р+k-канальный сканирующий мультиплексор соединен информационными входами с входными информационными шинами, тактовым входом с выходом генератора тактовых импульсов, выходом останова с входом триггера, первым выходом с входом элемента ИЛИ, i-м выходом (i 2,p) с первым входом (i-1)-го блока формирования счетных импульсов, (p+1)-м выходом с входом первого дополнительного элемента ИЛИ, (р+i)-м с выходом с вторым входом (i-1)-го блока формирования счетных импульсов, первый и второй выходы i-го блока формирования счетных импульсов (i 1,2,p-1) соединены соответственно с суммирующим и вычитающим счетными входами i-го накопителя, первый и второй выходы которого соединены соответственно с входами i-х элементов И второй и первой групп элементов И, выход i-го элемента И первой группы соединен с входом второго элемента ИЛИ и третьим входом i-го блока формирования счетных импульсов, а выходы с выходом генератора тактовых импульсов, выходом триггера и вторыми выходами накопителей от первого до (i-1)-го, выход i-го элемента И второй группы соединен с входом первого элемента ИЛИ и четвертым входом i-го блока формирования счетных импульсов, а входы с выходом генератора тактовых импульсов, триггера и первыми выходами накопителей от первого до (i-1)-го, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами формирователя счетных импульсов, первый и второй выходы которого соединены с суммирующим и вычитающим счетными входами накопителя, выход которого соединен с выходной шиной.

Данный пороговый элемент позволяет реализовать пороговые функции с единичными положительными и отрицательными весами. Его недостатком является низкое быстродействие, в особенности при реализации пороговых функций с единичными положительными весами.

Целью изобретения является повышение быстродействия порогового логического элемента.

Указанная цель достигается тем, что, в пороговый логический элемент, содержащий генератор тактовых импульсов, соединенный выходом с тактовым входом 2р-канального сканирующего мультиплексора, информационные входы которого соединены с входными информационными шинами, i-й выход (i 1,p) с первым входом i-го формирователя счетных импульсов, (p+i)-й выход с вторым входом i-го формирователя счетных импульсов, р счетчиков импульсов и элемент ИЛИ, выход которого является выходом конца работы устройства, введены сумматор р двоичных кодов и блок формирования порога, причем формирователи счетных импульсов выполнены в виде полусумматоров, выходы суммы и переноса соединены со счетными входами первого и второго разрядов соответствующего счетчика импульсов, выходы счетчиков импульсов соединены с входами сумматора р двоичных кодов, соединенного выходами с входами блока формирования порога, выход которого соединен с информационным выходом порогового элемента и входом элемента ИЛИ, второй вход которого соединен с выходом останова сканирующего мультиплексора, а выход с выходом конца работы устройства.

Все признаки, указанные в отличительной части формулы изобретения, являются новыми и существенными, поскольку в известных технических решениях отсутствуют признаки, отличающие заявленное техническое решение.

Введение сумматора р двоичных кодов и блока формирования порога позволяет осуществлять формирование результата без пересчета содержимого счетчиков от второго до р-го в первый счетчик, что обеспечивает повышение быстродействия, так как формирование результата осуществляется не позднее чем по окончании работы 2р-канального сканирующего мультиплексора, т.е. цикл работы устройства не превышает n/2p тактов, где n-число входов устройства, в то время как в устройстве-прототипе цикл работы достигает n/2р + (p-1)˙n/2р.

На чертеже изображена структурная схема порогового логического элемента.

Пороговый элемент содержит генератор 1 тактовых импульсов, 2р-канальный сканирующий мультиплексор 2, полусумматоры 3,1-3.р. счетчики 4,1-4.p импульсов, сумматор р двоичных кодов 5, блок 6 формирования порога, элемент ИЛИ 7, входные информационные шины 8, информационный выход 9, выход 10 конца работы.

Сканирующий мультиплексор 2 соединен информационными входами с входными информационными шинами 8, тактовым входом с выходом генератора 1 тактовых импульсов, i-м выходом (i 1,2,p) с первым входом i-го полусумматора 3.i, (p+i)-м выходом с вторым входом i-го полусумматора, выход суммы i-го полусумматора соединен со счетным входом счетчика 4.i, а выход переноса со счетным входом второго разряда счетчика 4.i, выходы которого соединены с группой входов сумматора р двоичных кодов 5, соединенного выходами с входами блока 6 формирования порога, выход которого соединен с информационным выходом 9 устройства и входом элемента ИЛИ 7, второй вход которого соединен с выходом останова сканирующего мультиплексора, а выход с выходом конца работы устройства.

Многоканальный сканирующий мультиплексор может быть выполнен как в устройстве-прототипе в виде распределителя импульсов, выходы которого соединены с первыми входами элементов И 2р групп (2р число каналов мультиплексора), вторые входы элементов И каждой группы являются входами устройства соответствующей группы (канала мультиплексора), а выходы соединены с входами элемента ИЛИ, выход которого является соответствующим выходом сканирующего мультиплексора, тактовый вход распределителя импульсов является тактовым входом сканирующего мультиплексора, а выход последнего разряда распределителя импульсов является выходом останова сканирующего мультиплексора.

Многоканальный сканирующий мультиплексор может быть также выполнен в виде 2р регистров сдвига, соединенных информационными входами с информационными входами сканирующего мультиплексора, тактовыми входами с его тактовым входом, а выходами переноса с выходами сканирующего мультиплексора, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а выходы последних с входами элемента И, выход которого является выходом останова сканирующего мультиплексора, входы разрешения записи регистров сдвига соединены с входом записи сканирующего мультиплексора.

Каждый счетчик 4.i представляет собой суммирующий счетчик на ≅ [log₂(K)+1] k= разрядов. Он может иметь любую известную схемную реализацию счетчика (см. например, Букреев И.Н. Мансуров Б.М. и Горячев В.И. Микроэлектронные схемы цифровых устройств. М. Сов. радио, 1975, с.162-175). Отличием используемого счетчика является наличие второго счетного входа, подключаемого к счетному входу второго разряда счетчика параллельного переносу из первого разряда. Такой счетчик может быть выполнен, например, на Т_t триггерах, соединенных последовательно, причем выход переноса каждого триггера соединен с входом переноса следующего триггера (см. с.170, рис. 5.6 указанной книги), выход переноса первого триггера соединен с входом переноса (счетным входом) второго триггера через элемент ИЛИ, второй вход которого является вторым счетным входом счетчика.

Сумматор р двоичных кодов может быть выполнен в виде log₂p[ групп последовательно соединенных сумматоров двоичных числе, разрядность сумматоров i-й группы равна [log₂(k)+1]+i-1. Входы сумматоров первой группы соединены с выходами пар счетчиков 4, входы сумматоров i-й группы (i 2,log₂p[) соединены с соответствующими выходами двух сумматоров предыдущих групп, выходы сумматора последней группы являются выходами блока.

Кроме того, сумматор р двоичных кодов может иметь любую из известных схемных реализаций, например, как устройство по а.с. 920707.

Блок 6 формирования порога реализует пороговую функцию с весами входов 2ⁱ и порогом A^l ≥ A, где А порог реализуемой устройством пороговой равновесной функции. Пусть двоичное представление порога А^lравно
A′=2^i-1α_i i 1, 2,u.

Пусть α₁ α ₂ α _е-1 0, а α _е 1. Входы блока, начиная с е-го и до j-го, такие, что α_e α_е+1 α_j 1, а α_j+1 0, соединены с входами элемента И, выход которого, а также входы блока, начиная с (j+1)-го и до i-го, такие, что α_j+1 α _j+2 α _i 0, а α _i+1 1, соединены с входами элемента ИЛИ, выход которого, а также входы блока, начиная с (i+1)-го и до l-го, такие, что α_i+1α_i+2 α_l 1, а α _l+1 0 соединены с входами элемента И, выход которого, а также входы блока, начиная с (l+1)-го и кончая входом с номером t, такие, что α_l+1 α _l+2 α_t 0, а α _t+1 1, соединены с входами элемента ИЛИ и так далее до объединения всех входов блока 6 формирования порога. Если α_u 1, последним является элемент И, если α_u 0, последним является элемент ИЛИ. В частном случае при А^l 2^p блок формирования порога выполняется в виде элемента ИЛИ, соединенного входами с входами блока от (р+1)-го до u-го. В частном случае при α₁ α₂α _p-1 0а α,_рα _p+1 α_u 1 блок формирования порога выполняется в виде элемента И, соединенного входами с входами блока от р-го до u-го. При А^l 2^u-1 блок формирования порога 6 выполняется в виде линии связи с его u-го входа на выход.

Функционирование предлагаемого порогового элемента происходит следующим образом.

В исходном состоянии 2р-канальный сканирующий мультиплексор 2 и счетчики 4.1-4. р сброшены. При этом в счетчики 4.i записан код числа q_i/0 ≅ q_i < 2^[log2^(]n/p[)+1]-/. При выполнении 2р-канального сканирующего мультиплексора на регистрах сдвига входной код с входных шин 8 записан в регистры сдвига путем подачи разрешающего сигнала на вход разрешения записи мультиплексора 2. Блок формирования порога реализует пороговую функцию с порогом A′= A+ q_i.

При поступлении тактовых импульсов с выхода генератора тактовых импульсов 1 на тактовый вход 2р-канального сканирующего мультиплексора 2 последний преобразует параллельный код, подаваемый с входных информационных шин 8.i на информационные входы i-й и (p+i)-й группы (каналов сканирующего мультиплексора) в последовательности импульсов на его i-м и (р+1)-м выходах. Причем за время работы 2р-канального сканирующего мультиплексора 2 на его i-м выходе (i 1,2, 2p) формируется число импульсов, равное числу единичных сигналов на соответствующей группе входов.

Импульсы с выходов i-го и (p+i)-го сканирующего мультиплексора 2 поступают на входы полусумматора 3.i. Если импульс поступает на один его вход, это вызывает импульс на его выходе суммы, соединенном со счетным входом первого разряда счетчика 4.i, к содержимому которого при этом добавляется единица. Если импульсы поступают на обе входа полусумматора 3.i, это вызывает импульс на его выходе переноса, соединенном со счетным входом второго разряда счетчика 4. i, к содержимому которого при этом добавляется число два. Работа продолжается таким образом до опроса всех входных информационных шин, для чего потребуетсяn/2p[ тактов работы, где n число входов порогового элемента, если x_i < A. При этом по окончании работы 2р-канального сканирующего мультиплексора 2 на его выходе останова появляется единичный сигнал, который поступает через элемент ИЛИ 7 на выход 10 конца работы порогового элемента. Результат снимается с информационного выхода 9 порогового элемента, на котором при этом будет нулевой сигнал, поскольку сумма кодов на выходах счетчиков 4.i равна q_i + x_i < A^l, что вызывает на выходе блока 6 формирования порога нулевой сигнал.

Если x_i≥ A, то работа порогового элемента происходит в описанном выше порядке до тех пор, пока на выходах сканирующего мультиплексора 2 не будет сформировано не менее А импульсов, т.е. на опрошенных входных информационных шинах 8 имеется не менее А единичных логических сигналов. При этом в счетчиках 4. i будет записан код числа (N_i + q_i), где N_i число импульсов, сформированных на выходах i и (P+ i) сканирующего мультиплексора 2 за время его работы. Коды чисел с выходов счетчиков 4.i суммируются сумматором р двоичных чисел 5, на выходе которого будет код числа N_i + q_i≥ A^l, что вызовет на выходе блока 6 формирования порога единичный сигнал, поступающий на информационный выход 9 порогового элемента и через элемент ИЛИ 7 на выход конца работы 10.

Таким образом, при x_i< A на выходе порогового элемента формируется нулевой логический сигнал, а при x_i ≥ A единичный.

Результат считывается с выхода 9 порогового элемента в течение длительности тактового импульса и последующей паузы до прихода очередного тактового импульса, если 2р-канальный сканирующий мультиплексор выполнен на распределителе импульсов. Если сканирующий мультиплексор выполнен на регистрах сдвига, то время считывания не ограничено, поскольку по окончании цикла работы регистры сдвига обнуляются и на его выходе останова будет единичный сигнал. При выполнении 2р-канального сканирующего мультиплексора на распределителе импульсов, то при x_i< A сигнал на выходе 10 конца работы устройства формируется только в течение тактового импульса или тактового импульса и последующей паузы в зависимости от выполнения распределителя импульсов и используемого в качестве выхода останова выхода распределителя.

В обоих случаях выполнения 2р-канального сканирующего мультиплексора 2 сигналы на его выходах, соединенных с входами полусумматоров 3.i имеют место в течение длительности тактовых импульсов на выходе генератора 1, а по окончании опроса всех входных шин, т.е. черезn/p2[ тактов, сканирующий мультиплексор 2 самоблокируется и далее импульсов на своих выходах не формирует.

Для возобновления цикла работы порогового элемента все блоки необходимо сбросить в исходное состояние.

Таким образом, цикл работы предложенного порогового элемента не превышаетn/p2[ тактов, что существенно меньше, чем в устройстве-прототипе. Следовательно предложенный пороговый элемент имеет большее быстродействие.

Предложенный пороговый элемент позволяет реализовать и пороговые функции с единичными положительными и отрицательными весами входов. При этом входные информационные шины отрицательного веса подаются на информационные входы 2р-канального сканирующего мультиплексора 2 через инверторы, а в счетчики 4. i записываются в исходном состоянии коды q_i, причем N^- N_i^-, где N_i^- число входных информационных шин отрицательного веса, а значение A^l для блока 6 формирования порога выбирается равным A^l A + N^- + q_i.

Применение: автоматика и вычислительная техника при построении различных устройств обработки дискретной информации. Цель изобретения - повышение быстродействия. Сущность: пороговый элемент содержит генератор тактовых импульсов, 2p-канальный сканирующий мультиплексор, полусумматоры, счетчики импульсов, сумматор p двоичных кодов, блок формирования порога, элемент ИЛИ. Для достижения указанной цели в элемент введены сумматор p двоичных кодов и блок формирования порога, причем формирователи счетных импульсов выполнены в виде полусумматоров. 1 ил.

ПОРОГОВЫЙ ЭЛЕМЕНТ, содержащий генератор тактовых импульсов, соединенный выходом с тактовым входом 2p-канального сканирующего мультиплексора, информационные входы которого соединены с входными информационными шинами, i-й выход (i 1,2, p) с первым входом i-го формирователя счетных импульсов,(p + i)-й выход с вторым входом i-го формирователя счетных импульсов, p счетчиков импульсов и элемент ИЛИ, выход которого является выходом окончания работы элемента, отличающийся тем, что, с целью повышения быстродействия, в него введены сумматор P двоичных кодов и блок формирования порога, причем формирователи счетных импульсов выполнены в виде полусумматоров, выходы суммы и переноса которых соединены со счетными входами первого и второго разрядов соответствующего счетчика импульсов, выходы счетчиков импульсов соединены с входами сумматора P двоичных кодов, соединенного выходами с входами блока формирования порога, выход которого соединен с информационным выходом порогового элемента и входом элемента ИЛИ, второй вход которого соединен с выходом останова 2p-канального сканирующего мультиплексора.