Устройство для умножения Советский патент 1983 года по МПК G06F7/52 

/

00

СА:)

to технике и может быть использовано в цифровых вычислительных устройствах для умножения двоичных чисел. Известно устройство для умножения, содержащее три регистра, сумматор, блок округления, блок знака, блок упра ления, триггеры и логические элементы 1 . Недостатком этого устройства для умножения 1шляется сложность реализации. Известно также устройство для умно жения, содержащее регистр сдвига, два счетчика-регистра, генератор импульсо . триггеры и элементы И 2 . Недостатки известного устройства обусловлены низким быстродействием и сложностью реализации. Наиболее близким к предлагаемому по технической сущности является устро

ство для умножения, содержащее два регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информаыионные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счетчика З Однако указанное устройсгтво для ум ножения характеризуется ограничешыми функциональными возможностями, что не .позволяет формировать сумму парных произведений. Цель изобретения - расширение функциональньж возмржностей устройства путем накопления суммы парных произведений. Поставленная цель достигается тем, что в устройстве для умножения, содержащем два регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к сче-гаому входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом пер вого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счет чшса, выход младшего разряда счетчика

следующим образом.

Регистр 1 сдвига содержит 2п разрящов. Счетчик 3 имеет 2 ц разрядов. Младшие ц разрядов регистра 1 сдвига содержит нулевые коды, а в t1 старших разрядах регистра 1 сдвига расположен двоичный код первого сомножителя так, что младший разряд сомножителя распосчетчика. На чертеже изображена структурная схема устройства для умножения. Устройство для умножения содержит два регистра 1 и 2 сдвига, счетчик 3, элемент И 4 и блок 5 синхронизации. Выходы регистров 1 и 2 сдвига соединены с входами элемента И 4, выход которого подключен к счетному входу счетчика 3. Первый выход блока 5 синхронизации соединен с входами управления сдвигом регистров 1 и 2 .сдвига. Информационные входы регистров 1 и 2 сдвига Соединены с их выходами соотв-- ственно. Второй выход блока 5 синхронизации подключен к входу управления сдвигом счетчика 3. Выход младшего разряда счетчика 3 соединен с входом старшего разряда счетчика 3. Устройство для умножения работает ложен в 2 П -м разряде регистра 1 сдвига, а старший fn -и разряд сомножителя расположен в (2П-т)-м разряде регистра 1 сдвига, причем m определяет диапазон представления сомножителей OiX. 2, m n . В младшие И разрядов регистра 2 сдвига записывается двоичный код второго сомножителя, что в первом разряде регистра 2 сдвига содержится младший разряд второго сомножителя, m -и разряд которого расположен в m -м разряде регистра 2 сдвига. Исходное состояние счетчика нулевое. Блок 5 синхронизации вырабатывает на первом выходе последовательность тактовых импульсов частоты i , которые} поступая на входы управления сдвигом регистров 1 и 2 сдвига, сдвигают двоичные коды с выхода регистров 1 и 2 на входы элемента И 4. Блок 5 синхронизации вырабатывает также на втором выходе последовательность импульсов частоты i / 2 П - t , период следования которых определяет длительность одного дйкла вычислений, равного 2 П -1 тактов. Поскольку регистр 2 сдвига содержит на один разряд меньше, чем регистр 1, то в каждом цикле вычислений осуществляется временной сдвиг разрядов двоичного кода сомножителя регистра 2 относительно разрядов двоичного кода регистра 1. В первом цикле вычислений на выходе элемента И 4 вьщеляется сигнал младшего разряда произведения, который .записывается в младший разряд счетчика 3. Пос ле окончания первого цикла вычислений сигнал второго выхода блока 5 синхронизации поступает на вход управления сдвигом счетчика 3- и сдвигает код младшего разряда счетчика 3 в его Старший разряд Во втором и всех последующих циклах вычислений устройство для умножения работает аналогичным образом. При этом во втором цикле вычислений на входах элемента И 4 происходит совпадение кодов первого и второго разрядов сомножителя регистра 1 сдвига с вторьпи и первым разрядами сомножителя регистра 2 соответственно, в третьем цикле вы числения совпадают первьШ, второй и третий разряды сомножителя регистра 1 сдвига с третьим, вторым и первым разрядами сомножителя регистра 2 соответст венно н так далее. На выходе элемента И 4 в каждом i -м цикле вычислений формируется последовательность единичных сигналов произведения, вес которых соответствует разряду произведения, совi падающему в данном i -м цикле вычисления с младшим разрядом счетчика 3. Счетчик 3 накапливает последовательност единичных сигналов, действующих на выиклРегистры 1 и 2

10111

ОНО

20111

ОНО

3О111

ОНО

4О111 ОНО

5О111 ОНО

60111 ОНО

70111

ОНО

80111 ОНО

90111

ОНО LOот

01 ID

Сдвиг в счетчике 3

чет в счетчике 3 ОООООООО

ОООООООО 1ООООООО

ОООО0001 О10ОО001

1000001О

1О1ОООО1

О1О00011

OlOlOOOi 1О1ООО1О

10101000

О1О1ООО1

01010100

loioiooo

О01О1010

010101ОО .О00101О1 ОО101О10

ооооюИ ООО10110 ходе элемента И 4, формируя в конце цикла вычислений i -и разряд произведения, который по сигналу второго вьЕСода блока 5 синхронизашш сдвигается из младшего разряда счетчика 3 в его старший разряд. После 2П циклов вычислений в счетчике 3 формируются 2h разрядов двоичного кода произведения двух чисел. В процессе дальнейших вычислений устройство для умножения формирует в сметчике 3 сумму парных произведений 1, . 51 X : X п где К - количество цикле. }- умножения. После первого цикла умножения состояние счетчика 3 будет определяться двоичным кодом произведения двух чисел 2 . . 51 Хч; -Хп; которому во втором цикле Г J умножения прибавляется вновь произведение двух чисел .Е. Xjj и т.д. Разрядность per истров 1 и 2 сдвига и счетчика 3, определенная через параметр ||1 должна выбираться из диапазона представления сомножителей 0 X 2 и диапазона представления результата так, чтобы вьшолнялось условие п ПГИ- р где .; Пример. Формирование суммы двух произведений Z. . где 30111, аХ ОНО.

Счет в счетчике

Технико-экономические преимущества предлагаемого устройства по сравнению с известным заключаются в расширении

Сдвиг в счетчике 1000011О ООО01101 10001000

01000100 01000101 10100О1О 10100010 01010001 01010001 10101000 О1О101ОО 10101000

функциональных возможностей путем накопления суммы парных произвед&ний.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее два регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блойа синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй вькод блока синхронизации подключен к входу управления i сдвигом счетчика, отличающееся тем, что, с целью расширения функциональных возможностей путем накопления суммы парных произведений, выход младшего разряда счетчика соединен с § .входом старшего разряда счетчика. (О