Генератор линейных напряжений Советский патент 1983 года по МПК H03K4/06 

Изобретение относится к импульс ной технике и может быть использовано, например, для задания линейно изменяющихся напряжений и двоичных линейно изменяющихся кодов. .Известен генератор ступенчатых напряжений, содержащий счетчик числа импульсов, инвертор, элемент регистрации, преобразователь код-напряжение, сумматор, регистр, коммутатор И . Однако указанное устройство хара теризуется недостаточно .высокой точ ностью работы, низкой надежностью. Наиболее близким к предлагаемому является генератор линейных напряжений, содержащий счетчик импуль сов, счетный вход которого связан с шиной тактовых импульсов, авход ус тановки в нуль соединен с входом Запись регистра кода наклона, выходы счетчика импульсов через формирователь импульсов соединены с первой группой входов элемента-И, вторая группа входов которого подключена к выходам младших разрядов регистра кода наклона, а выходы элемента И соединены с входами элемента ИЛИ, реверсивный счетчик импульсов, выходы которого соединены со старшими разрядами преобразователя код-напряжение р. Недостатком известного устройства является его низкое быстродействие. Цель изобретения - повышение быс родействия устройства. Поставленная цель достигается те что в генератор линейных напряжений содержащий счетчик импульсов, счетн вход которого связан с шиной тактовых импульсов, вход установки в нул соединен с входом Запись регистра кода наклона, выходы счетчика импульсов через формирователь импульсов соединены с первой группой входов элемента И, вторая группа входо которого подключена к выходам младш разрядов регистра кода наклона, а выходы элемента И соединены с вxoдa .элемента ИЛИ, реверсивный счетчик и пульсов, выходы которого соединены со старшими разрядами преобразовате ля код-напряжение, введены инвертор блок логики, регистр, сумматор, вход первого числа которого соединен с выходом старшего разряда регистра к да наклона, вход Заем соединен с выходом элемента ИЛИ, выход числа соединен с входом регистра, а выход переполнения подключен к входу разрешения блока логики, причем выходы регистра подключены к младшим разрядам преобразователя код-напряжение и входу второго числа сумматора, вход Знак которого соединен с шиной Знак и входом Знак блока логики импульсный вход которого соединен непосредственно с шиной тактовых импульсов, а через инвертор - с входом Запись регистра, при этом выходы блока логики соединены соответственно с входом сложения и входом вычитания реверсивного счетчика, вход установки в;нуль котррого соединен с входом установки в нуль регистра и шиной записи кода. На чертеже приведена структурная электрическая схема предлагаемого устройства. Устройство содержит счетчик 1 импульсов, шину 2 тактовых импульсов, шину 3 установки в нуль, регистр 4 кода наклона, формирователь 5 импульсов , элемент И 6, элемент ИЛИ 7, реверсивный счетчик 8, преобразователь 9 код-напряжение, инвертор 10, блок 11 логики, регистр 12, сумматор 13, шину 14 Знак, шину 15 записи кода. Устройство работает следующим образом. . . По шине 15 записи кода поступает, сигнал Запись, который записывает в реверсивный 8 начальное значение кода и устанавливает в нуль регистр 12. Сигнал установки в нуль по шине 3 поступает на счетчик 1, устанавливая его в нуль, и на регистр 4 кода наклона, в который за.писывается код наклона. При поступлении сигнала по шине 2 тактовых импульсов на вход счетчика 1,последний начинает изменять свое состояние на единицу и при этом с выходов счетчика 1 сигналы поступают на формирователь 5 импульсов, на од- , ном из выходов которого вырабатывается сигнал, поступающий на элемент И 6, и при наличии разрешения на соответствующем входе от младших разрядов регистра 4 кода наклона через элемент ИЛИ 7 проходит на вход Заем сумматора 13. В зависимости от кода наклона на вход сумматора 13 будет проходить разное количество импульсов. Старшие разряды регистра 4 кода наклона поступают на входы сумматора, где их значение суммируется (вычитается) с кодом регистра 12, к полученному результату добавляется единица или нуль с выхода элемента ИЛИ 7 и результат поступает на вход.регистра 12. При поступлении тактовых импульсов по шине 2 через инвертор 10 результат суммирования (вычитания) записывается в регистр 12. Суммирование (вычитание) определяется сигналом шины 14 Знак, С выхода переполнения сумматора на вход блока 11 логики при наличии переполнения подается разрешающий сигнал., Тактовые импульсы по шине 2.поступают через блок логики на вход реверсивного счетчика Вив зависимости от знака сигнала на шине

14значение- реверсивного счетчика 8 будет увеличиваться или уменьшаться.

,С выходов регистра 12 и реверсивного счетчика 8 линейно изменяющееся значение кода используется для задания двоичного кода и поступая на преобразователь 9 код-напряжение,

преобразуется в линейно изменяющееся напряжение, снимаемое с его выхода.

Выведение сумматора, инвертора, блока логики и регистра и их новое

схемное соединение позволяет повысить быстродействие генерирования линейных напряжений без увеличения тактовой частоты. При этом обеспечивается достаточная точность; определяемая единицей кода мл щцего разряда выходного кода регистра и линейность формирования, обус -ловленная точностью преобразовав теля для выходного напряже ния., ,

ГЕНЕРАТОР ЛИНЕЙНЫХ НАПРЯЖЕНИЙ, содержащий счетчик импульсов-, счетный вход которого связан с шиной тактовых импульсов, вход установки в нуль соединен с входом Запись регистра кода наклона, выходы счетчика импульсов через формирователь импульсов соединены о первой группой BXOflOB элемента И, вторая группа входов которого подключена к выходам младший разрядов регистра , . кода наклона, а выходы элемента И соединены с входами элемента ИЛИ, реверсивный счетчик импульсов, выходы которого соединены со старшими разрядами преобразователя код-напряжение, отличающийся тем, что, с целью повышения быстродействия, в него введены.инвертор, , блок логики, регистр, сумматор, вход первого числа которого соединен с вы-1 ходом старшего разряда регистра кода наклона, вход Заем соединен с выходом элемента ИЛИ, выход числа соединен с входом регистра, а выход переполнения подключен к входу разрешения блока логики, причем выходы регистра подключены к младшим разрядам преобразователя код-напряжение и входу второго числа сумматора, вход Знак которого соединен с шиной Знак и входом Знак блока логики, импульсный вход которого соединен J непосредственно с шиной тактовых (О импульсов, а через инвертор - с входом Запись регистра, при этом выходы блока логики соединены соответственно с входом сложения и входом вычитания реверсивного счетчика, вход установки в нуль которого соединен с входом установки в нуль регистра и ши-. .ной записи кода. сх оо со ел