Функциональный преобразователь Советский патент 1984 года по МПК G06G7/26 G06J3/00 

к первому входу сумматора по модулю два, соединенного вторым входом с вЫ кодом регистра знака, подключенного входом управления записью к второму входу элемента ИЛИ, входу управления записью входного регистра и выходу обнуления первого блока вычитания кодов, старшие разряды первой группы входов которого соединены с. выходами старших разрядов входного регистра и информационными входами первого

15069

буферного регистра, старшие разряды второй группы входов - с выходами первого буферного регистра, а младшие разряды второй группы входов - с выходами второго реверсивного счетчи ка, подключенного счетным входом к выходу элемента И, а входом управления реверсом - к выходу знака разности первого блока вычитания кодов и информационному входу регистра

i знака.

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий входной регистр,, соединенный информационными входами с шиной ввода аргумента, выходами младших, разрядов - с младшими разрядами первой группы входов первого блока вычитания кодов, а выходами старших разрядов - с входами дешифратора, подключенного выходами к адресным входам блока памяти, соединенного выходами,с первой .группой входов второго блока вычитания кодов, под ключенного выходами младших разрядов кода разности к установочным входам управляемого делителя частоты, а выходом обнуления - к входу управления установкой кода управляемого делителя частоты и к первому входу элемен та ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом - к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным ВХОД.ОМ первого реверсивного счетчика, и первый буферный регистр, отличающийся тем, что, с целью ловьш ения быстродействия функционального преобразователя, в него введены генератор пилообразного напряжения, умножающий цифроаналоговый преобразователь, второй буферный регистр, сумматор по модулю два, второй реверсивный счетчик, аналого-цифровой преобразователь, регистр знака, цифроаналоговый преобразователь и выходной суммирующий усилитель, подключенный первым входом к выходу цифроаналогового преобразователя, а вторым входом - к выходу умножающего цифроаналогового преобразователя и входу аналого-цифрового преобразователя, соединенного выходами с входами старших разрядов второго буферного регистра, подключенного входами младших разрядов к вьгходам первого реверсивного счетчика, а вькодами - к второй группе входов второго блока вычитания кодов и к цифровым входам цифроаналогового преобразователя, соединенного со стробирующим входом, с выходом элемента ИЛИ и с входом запуска генератора пилообразных сд напряжений, вход управления знаком о а которого подключен к выходу сумматора по модулю два и к входу управлесо ния реверсом первого реверсивного счетчика, а выход - к аналоговому входу умножакнцего цифроаналогового преобразователя, соединенного цифровыми входами с выходами кода разности второго блока вычитания кодов, а входом управления Остановкой кода со стробирующим входом дешифратора, входом управления записью первого буферного регистра и выходом обнуления второго блока вычитания кодов, подклтенного выходом знака разности

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации, и может найти применение в гибридных вычислительных сиетемах и комплексах при функциональном преобразователе цифрового кода в аналоговый сигнал.

Известен функциональный преобразователь, содержащий генератор импульсов, счетчики, блок сравнения кодов, регистры, преобразователь код - частота, блок памяти, дешифратор, реверсивньй счетчик и выходной цифроаналоговый преобразователь СП.

Недостатком функционального преобразователя является пониженное быстродействие.

Наиболее близким к изобретению является функциональный преобразователь, содержащий входной регистр, соединенный информационными входами с шиной ввода аргумента, выходами младших разрядов - с младшими разрядами первой группы входов первого .блока вычитания, а выходами старших разрядов - с входами дешифратора, подключенного выходами к адресным входам блока памяти, соединенного выходакм с первой группой входов второго блока вычитания кодов, подключенного выходами кода разности к установочным входам управляемого делителя частоты, а выходом обнуления - к входу управления установкой кода управляемого делителя частоты и к первому входу элемента ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов,

а выходом - к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным входом первого реверсивного счетчика, подключенного входом управления реверсом к- выходу знака разности второго блока вычитания, соединенного второй группой входов с выходами первого реверсивного счетчика, а выходом обнуления - с первым входом второго элемента И и с первым входом триггера, подключенного вторым входом к выходу первого формирователя импульсов и к входу управления записью буферного регистра, прямым входом - к первому входу третьего элемента И, а инверсным выходом- - к второму входу второго элемента И, соединенного выходом с первым входом второго элемента ИЛИ, подключенного выходом к входу управления записью входного регистра, а вторым входом через элемент задержки - к выходу второго формирователя импульсов, второму входу первого элемента ИЛИ и к входу обнуления буферного регистра, соединенного информационными входами с выходами младших разрядов входного регистра, а выходами - с второй группой входов буферного регистра, подключенного выходами кода разности к установочным входам вычитающего счетчика, соединенного выходом с входом второго формирователя импульсов,а счетным ;входом - с выходом третьего элемента И С2.

Недостатком известного устройства является пониженное быстродействие, обусловленное цифровой интерполя31

цией между кодами ординат воспроизводимого участка функции.

.Целью изобретения является повы;шение быстродействия функционального преобразователя.

Поставленная цель достигается тем, что в функциональный преобразователь, содержащий входной регистр, соединенный информационными входами с шиной ввода аргумента, выходами младших разрядов - с младшими разрядами первой группы входов первого блока вычитания кодов, а выходами старших разрядов - с входами дешифратора, подключенного выходами к адресным входам блока памяти, соединенного выходами с первой группой входов второго б.лока вычитания кодов подключенного выходами младших разрядов кода разности к установочным входам управляемого делителя частоты а выходом обнуления - к входу управления установкой кода управляемого делителя частоты и к первому входу элемента ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом - к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным входом первого реверсивного счетчика, и первый буферный регистр, введены генератор пилообразных напряжений, умножающий цифроаналоговый преобразователь, второй буферньй регистр, сумматор по модулю два, второй реверсивный счетчик, аналогоцифровой преобразователь, регистр знака, цифроаналоговьй преобразователь и выходной суммирующий усилитель, подключенный первым входом к выходу цифроаналогового преобразователя, а вторым входом - к выходу умножающего цифроаналогового преобразователя и входу аналого-цифрового преобразователя, соединенного выходами с входами старших разрядов второго буферного регистра, подключенного входами младших разрядов к выходам первого реверсивного счетчика, а выходами - к второй группе входов второго блока вычитания кодов и к цифровым входам цифроаналогового преобразователя, соединенного со стробирующим входом, с выходом элемента ИЛИ и с входом запуска генератора пилообразных напряжений, вход управления знаком которого подключен к выходу сумматора по модулю два и

50694

входу управления реверсом первого реверсивного счетчика, а выход к аналоговому входу умножающего цифроаналогового преобразователя, соединенного цифровыми входами с выходами кода разности второго блока вычитания кодов, а входом управления установкой кода - со стробирующим входом дешифратора, входом управления записью первого буферного регистра и выходом обнуления второго блока вычитания кодов, подключенного выходом знака разности к первому входу сумматора по модулю два, соединенного вторым входом с выходом регистра знака, подключенного входом управления записью к второму входу элемента ИЛИ. входу управления записью входного регистра и выходу обнуления первого блока вычитания кодов, старшие разряды первой группы входов которого соединены с выходами старших разрядов входного регистра и информационными входами первого буфер, него регистра, старшие разряды второй группы входов - с выходами перво ГС буферного регистра, а младшие разряды второй группы входов - с выходами второго реверсивного счетчика, подключенного счетным входом к выходу элемента И, а входом управления реверсом - к выходу знака разности первого блока вычитания кодов и информационному входу регистра зна ка.

На фиг. 1 изображена блок-схема (Ьункционального преобразователя; на фиг. 2 - график возможного изменения аргумента на участках аппроксимации функции.

Функциональный преобразователь содержит генератор 1 импульсов, элемент И 2, элемент ИЛИ 3, управляемый делитель 4 частоты, первый реверсивный счетчик 5, второй регистр 6, щину 7 ввода аргумента, первый блок 8 вычитания кодов с выходом 9 знака разности и выходом 10 обнуления, первый буферный регистр 11, второй блок 12 вычитания

0 кодов с выходом 13 знака разности, выходом 14 обнуления и выходами младших 15 и старших 16 разрядов кода разности, блок 17 памяти, дешифратор 18, второй реверсивный счет5 чик 19, регистр 20 знака, сумматор 21 по модулю два (элемент контроля четности-нечетности) , генератор 22 теплообразных напряжений, умножаюпо

i

|дифроаиалоговый преобразователь 23, второй буферный регистр 24, цифроана логовый преобразователь 25, аналогоцифровой преобразователь 26 и-выходной суммирующий усилитель- 27.

Функциональный преобразователь работает следующим образом.

.В блок 17 памяти заносятся коды ординат f (Х|) узловых точек функции преобразования, причем в первую ячей ку заносится нулевой код. Старшие разряды кода аргумента, поступающие на второй регистр 6, преобразуются дешифратором 18 в код адреса, по которому в блоке 17 памяти находится код узловой точки соответствующего значения функции преобразования. Бло ком 12 вычисляется разность между кодами ординат узловых точек, поступающих из блока 17, и кодами функции преобразования, поступающими из регистра 24.

Генератор 22 формирует пилообразные импульсы амплитудой от нулевого до максимального значения рабочей шкалы, поступающие на аналоговый вход преобразователя 23. Частота следования пилообразных импульсов

равнаf

f 2. п 2

где fo - опорная частота генератора 1 ; га - разрядность счетчиков 5

и 19,

Полярность импульсов генератора 22 определяется сумматором 21 по модулю два: нулевой сигнал на выходе сумматора 21 соответствует импульсам положительной полярности генератора 22, а единичный сигнал - импульсам отрицат ельной полярности.

С помощью блока 8 вычисляются момент сравнения между поступившим во второй регистр 6 кодом аргумента и текущим, в процессе воспроизведения функции, значением кода аргумента с выходов счетчика 19 и регистра 11, при котором на выходе суммирующего усилителя 27 достигается значение, соответствующее поступившему аргументу.

B J cxoднoм состоянии реверсивные счетчики 5 и 19, второй регистр 6, регистр 20 знака, буферные регистры 11 и 22 установлены в нуль. При этом по нулевому коду f(Хо) из первой ячейки блока 17 памяти и нулевому коду регистра 24 на выходе 14

150696

обнуления блоЛа 12 формируется сигнал сравнения. Передний фронт сигнала сравнения поступает через элемент ИЛИ 3 на вход элемента И 2, 5 закрывая его на время установки коэффициента передачи делителя 4 частоты и преобразователя 23, и на стробирующий вход преобразователя 25, разрешая запись кода с выхода регистJO ра 24, на установочные входы управ Iяeмoгo делителя 4 частоты, разрешая установкукоэффициента деления, на вход управления преобразователя 23, разрешая запись коэффициента передачи,

5 иа его цифровые входы, на вход управления буферного регистра 11, разрешая запись кода старших разрядов регистра 6, и на стробирующий вход дешифратора 18, разрешая передачу кода адре20 са в блок 17 памяти. Передний фронт сигнала сравнения с выхода 10 обнуления блока 8 поступает на вход управления регистра 6, разрешая передачу следующего значения аргумента и на

25 вход управления регистра 20 знака, разрешая запись знака разности кодов аргумента с выхода 9 знака разности блока 8.

Рассмотрим работу преобразователя

.JQ при различных вариантах изменения аргумента на згчастке аппроксимации в соответствии с фиг. 2.

При поступлении на входы регистра 6 кода первого значения аргумента Xi дешифратор 18, по старшим разрядам кода аргумента, осуществляет выборку адреса соответствующего значения функции f(X) на данном участке аппроксимации. В блоке 12 формируется разность кодов f(Xi)-f(Xa), поступающая на цифровые входы преобразователя. 23, задавая наклон пилообразного напряжения на его выходе. Младшие m разрядов с выходов 15 кода разности блока 12 поступают на делитель 4 частоты, в котором устанавливается соответствующий коэффициент деления. На выходе 9 блока 8 вычитания кодов формируется знак разности между кодом первого значения аргумента, поступившим из входного регистра 6, и кодом нулевого значения аргумента,- младшие разряды которого поступают из счетчика 19, а старшие разряды - из б5 ферного ре гистра 11. Знак разйости с выхода 9 блока 8 записывается по высокому уровню сигнала сравнения с вьпсода 10 блока 8 в регистр 20 знака.

После поступления на входы блока 8 кода первого значения аргумента на выходе 10 обнуления блока 8 формируетгл задний фронт сигнала сравнения, задержанныр на время, необходимое, для установки знака разности в регистре 20.

После поступления на входы блока 12 кода функции f(X) на выходе 14 обнуления формируется задний фронт сигнала сравнения, задержанный на время, необходимое для установки кода разности f(X)-f(Xo) на цифровьпс входах преобразователя 23 и коэффициента деления делителя 4 (частоты. По заднему фронту сигнала сравнения с выхода 14 блока 12 осуществляется запуск генератора 22 пил о.бразных напряжений и открывается элемент И 2, разрешая прохождение импульсов с выхода генератора 1 импульсов на счетный вход счетчика 19 и через управляемый делитель 4 частоты - на счетный вход счетчика 5. На выходе преобразователя 23 формируетс пилообразное напряжение, коэффициент наклона которого прямо пропорхщонален разности кодов f(Xj)-f(Xo). Таким образом, на выходе суммирующего усилителя 27 начинается линейная интерпоряция функции на выбранном интервале аппроксимации.

При совпадении кода счетчика 19 и кода младших разрядов первого значения аргумента на выходе 10 обнуления блока 8 вычитания кодов формируется импульсньй сигнал сравнения. По переднему фронту сигнала сравнения за крывается элемент И 2, в преобразователь 25 с выхода регистра 24 зайосится код ординаты Y, соответствующий коду аргумента Х, осуществляетс срыв генерации пилообразного напряжения в генераторе 22 и прием следующего значения кода аргумента во входной регистр 6. При этом старшие разряды кода ординаты Y формируются на выходе преобразователя 26, количество разрядов г которого равно

w-m, ft Hi-m, где n - количество разрядов полного

кода ординаты - количество младших разрядов

кода ординаты Yi.,

а младшие разряды определяются кодом счетчика 5.

При поступлении в регистр 6 кода аргумента Xi,, на выходе 9 знака разности блока 8 изменяется знак

разности, в результате чего счетчик 19 переходит в режим вьгчитания. По высокому уровню сигнала сравнения с выхода 10 блока 8 знак разности кодов записывается в регистр 20 знака, что приводит к изменению состояния на выходе сумматора 21, а следовательно, к переводу счетчика 5 в режим вычитания,. После поступления кода аргумента Х;, на выходе 10 обнуления блока 8 формируется задний фронт сигнала сравнения, по кото рому открывается элемент И 2 и осуще ствляется запуск генератора 22, формирующего пилообразный импульс отрицательной полярности. На выходе преобразователя 23 формируется пилообразное напряжение отрицательной полярности с прежним коэффициентом наклона. Таким образом на выходе суммирующего усилителя 27 продолжается линейная интерполяция функции.

При достижении счетчиком 19 кода младших разрядов аргумента выходе 10 блока 8 вновь -формируется импульсный сигнал сравнения. По переднему фронту Сигнала сравнения закрывается элемент И 2, в преобразователь -25 заносится код ординаты Yj.,, осуществляется срыв генерации пилообразного напряжения в генераторе 22 и прием следующего значения кода аргумента в регистр 6. На выходе 9 блока 8 фор шруется знак разности кодов . управляющий реверсом счетчика 19 и состоянием сумматора 21. При этом изменяется полярность пилообразных импульсов генератора 22 и счетчик 5 переходит в режим суммирования. По заднему фронту сигнала сравнения с выхода 10 обнуления блока 8 открывается элемент И и запускается генератор 22 пилообразных напряжений. На выходе суммирующего усилителя 27 продолжается линейная интерполяция функции. При этом коэффициент деления делителя 4 частоты и коэффициент передачи на цифровых входах преобразователя 23 остаются прежними и линейная интерполяция осуществляется по закону, определяемому аппроксимирующей функщей на участке Х - Х .

При достижении ординатой кода узловой точки f(Хл) на выходе 14 обнуления блока 12 формируется передНИИ фронт сигнала сравнения, по которому элемент И 2 закрывается, в преобразователь 25 заносится код

91

ординаты узловой точки f(X), осуществляется срыв пилообразного на-пряжения в генераторе 22, в регистр 11 заносится код старших разрядов аргумента Xj,,2 равный коду узловой точки аргумента Х. По переднему фронту сигнала сравнения с выхода 14 блока 12 старшие разряды кода аргумента преобразуются дешифратором 18 в код адреса, по которому из блока 17 памяти извлекается код ординаты узловой точки f(Xj). В блоке 12 формируется разность кодов f (X2)-f (X/,) , которая по сигналу сравнения с выхода 14 блока 12 постуг пает на цифровые входы преобразователя 23, определяя наклон пилообразНого напряжения с выхода генератора 22. Мпадшие разряды кода разности поступают по сигналу сравнения на делитель 4 частоты и устанавливают коэффициент передачи на очередном участке аппроксимации. На выходе 13 блока 12 формируется знак разности кодов, изменяющий состояние сумматора 21, а следовательно, и полярность пилообразных импульсов генератора 22 .и реверс счетчика 5. По заднему фронту сигнала сравнения с выхода 14 Ялока 12, длительность которого опре6910

деляется временем, необходимым для установки кодов на цифровых входах преобразователя 23 и коэффициента передачи делителя 4 частоты, открывается элемент И 2 и запускается генератор 22 пилообразных напряжений. На выходе суммирующего усилителя 27 начинается линейная интерполяция функции на втором интервале аппрокси

мации.

На последующих участках аппроксимации преобразователь работает аналогично.

Таким образом, введение гибридной

интерполяции в функциональном преобразователе позволяет использовать меньшее количество разрядов при воспроизведении функции, за счет чего повьшхается в раз быстродействие преобразователя по сравнению с известным устройством, причем практически как в узловых точках, так и в пределах участка аппроксимация одинакова, так как с помощью счетчика 5 осуществляется цифровая интерполяция младших разрядов функции. Это позволяет осуществлять коррекцию интерполируемой функции в пределах участка аппроксимации в моменты приема кода очередного аргумента.