Регулятор Советский патент 1989 года по МПК G05B11/00 

Изобретение относится к автоматике и может быть использовано при проектировании систем управления, работающих в реальном масштабе времени.

Целью изобретения является повы- гаение чувствительности и точности регулятора.

На чертеже представлена функциональная схема регулятора, : Регулятор содержит датчик 1 положения (например, синусно-косинусевый ; ВТ)5 выходы которого через синхронны ; детекторы 2 и 3 подключены к входам : мультиплексора 4,, последовательно ; соединенные сумматор 5, интегратор : 65 детектор 7 нулевого уровня, пер- : вый триггер 8 и реверсивный счетчик ; 9, выходной код которого поступает : на первый вход блока 10 регистров, i Регулятор включает также последо- j вательно соединенные дешифратор 11, i блок 12 формирования управляющего

сигнала и блок 13 моментных датчиков i при этом выход генератора 14 импуль; сов соединен с входом первого элемен ; та 1.Ь задержки. Система содержит так j же цифроаналоговый преобразователь

16, блок 17 анализа знака, блок 18 сравненияS источник 19 опорного напряжения; первый и второй инверторы- повторители 20 и 21, последовательно соединенные счетчик 22 и фильтр 23, второй триггер 24, второй счетчик 25 и второй и третий элементы 26 и 27 задержки о

Блок 17 состоит из первого и второго элементов И 28 и 29 (один из ни с инверсным входом, как показано на чертеже}, . Сигналы внешней информации поступают в блок 12 по шинам 30.

Синхронные детекторы 2 и 3 предназ- начены для преобразования переменног напряжения в постоянное с учетом фа- .зы. Блок. 18 может быть выполнен з виде двух компараторов, выходы которых соединены соответственно с управляющим входом инвертора 20 и управ- ляюш;ими входами дешифратора 11 и мультиплексора 4, Последние имеют входные дешифраторы, на них могут непосредственно поступать выходные сигналы компараторов, первый из которых определяет знак синуса, а второй сравнивает по амплитуде синус и косинус входного угла, так что их выход- 11ые сигналы позволяют однозначно определить ту половину квадранта, в

10

15

20

25

30

35

40

5

0

5

которой этот угол находится в данный момент. Ниже приведена таблица, позволяющая синтезировать мультиплексор 4 и дешифратор 11 по заданной входной и выходной последовательностям.

Блок 10 регистров сэдержит два регистра, в первый по сигналу CI заносится код старших разрядов, во второй по сигналу С2 .(фиг.1) - код младших.. Построение блока 12 всецело определяется алгоритмом формирования управ- ляюш;его воздействия. Например, если момент, прикладываемый к объекту управления, должен изменяться в зависимости от суммы выходного сигнала датчика 1 и одного из сигналов внешней информации, последний подается на шину 30 в виде кода. Блок 12 выполняется в виде параллельного сумматора, выход которого соединен с входом ЦАП, выход которого соединен с выходом блока 12.

Регулятор работает следующим образом. Нусть положение объекта таково, что входной угол на.ходится между О и 45-. Тогда в соответствии с таблицей на первый вход сумматора 5 поступает напряжение с детектора 2 и максимальное значение пилообразного напряжения, формируемого интегратором 6, возрастает до того момента, когда при поступлении очередного импз/льса частоты генератора 14 детектор 7 не зафиксировал смены знака выходного напряжения интегратора 6. При этом состояние счетчика 9 изме- .нится на единицу. Этот процесс будет продолжаться до тех пор, пока выходное напряжение цифроаналогового преобразователя 16 не окажется равным по модулю сигналу на первом входе суммато- ра 5 о Так как в данной половине первого квадранта коэффициент передачи инвертора 20 равен минус единице (на управляющий вход инвертора поступает согласно таблице сигнал с компаратора блока 18, определяющего квадрант, в котором находится выходной угол), сумма сигналов на первом и третьем входа-х сумматора 5 окажется равной нулю и дальнейшее изменение выходного кода счетчика 9 прекратится.

Поскольку на вход питания преобразователя 16 поступает напряжение с второго выхода мультиплексора 4, пропорциональное в рассмотренном случае косинусу угла, выходной код счет-- чика 9 окажется пропорциона аьным тан31462232

генсу этого угла. При этом первый разряд выходного кода счетчика 9 не является значащим и на вход блока 17 анализа знака заводится выход второго или третьего разряда.

Этот блок совместно с триггером 24 и со счетчиком 25 служит для формирования младших разрядов выходного кода в случае, если не произошло пол- Q ной компенсации напряжений на первом и третьем входах сумматора 5. В этом случае код в счетчике 9 будет периодически изменяться, причем величина интервала времени между моментами его g а также два триггера, реверсивный уменьшения и увеличения на единицу счетчик, три элемента задержки, два будет пропорциональна разности между инвертора - повторителя, источник напряжениями на первом и третьем входах сумматора 5, а следовательно, и разности между напряжением, пропорци- JQ ональным положению объекта, и напряжением, пропорциональным коду старших

кость регулятора, одновременно обеспечив ее высокое быстродействие.

Формула изобретения

Регулятор, содержащий датчик положения, генератор импульсов, выход которого соединен с входом счетчика, фильтр и сумматор, отличаю- ш; и и с я тем, что, с целью повышения чувств;ительности и точности, вве дены последовательно соединенные интегратор и детектор нулевого уровня.

опорного нaпpяжeшiя, блок сравнения, два синхронных детектора, м льтиплек сор, цифроаналоговый преобразователь блок анализа знака, второй счетчик и последовательно соединенные блок

разрядов выходного кода. Триггер 24 регистров и дешифратор, при этом взводится в момент уменьшения кода выход фильтра соединен с тактовыми в счетчике 9 и разрешает счет в счет- 25 входами обоих синхронных детекторов

и входом питания датчика положения, выходы которого соединены с входами соответствующих синхронных детекторов , выходы которых подключены к соответствующим информационным входам мультиплексора и входам блока сравнения, первый выход которого соединен с управляющими входами дешифратора и мультиплексора, первьм

чике 25, которьш заполняется до момента увеличения кода в счетчике 9 на единицу. После этого выходной код счетчика 25 переписывается в блок 10 и счетчик 25 обнуляется.

Пусть, например, частота генератора 14 равна 100 кГц, а счетчик 9 выполнен десятиразрядным. Тогда приблизительно через 10 мс выходной код старших разрядов окажется пропорциональным входному, сигналу при любом его изменении (например, после включения) , что обеспечивает высокое быстродействие регулятора. Если диапазон изменения выходного напряжения датчика 1 составляет 10 В, то старшие разряды выходного кода блока 10 обеспечивают разрешающую способность 10 мВ. Пусть теперь величина раском- пенсации на входах сумматора 5 составляет 10 мкВ, а постоянная времени интегратора 6 такова, что накопление этой величины в течение 100 мс приведет к срабатыванию счетчика 9. Тогда счетчик 25 должен быть выполнен тринадцатиразрядным и через 110 мс выходной код дешифратора 11 будет не только в первом приближении, как через 10 мс, но и точно, с разрешением 10 мкВ, соответствовать положе- , нию объекта управления. При прочих равных условиях это позволит на три порядка повысить разрешакяцую способ30

35

40

45

50

55

выход которого соединен с-первым входом сумматора, выходок .подключенного к входу интегратора, выход детектора нулевого уровня соединен с информационным: входом первого тригге ра, выход которого соединен с входом управления режимом первого инвертора повторителя, первым информационным входом блока анализа знака и .знаковы входом реверсивного счетчика, выходы которого соединены с входами старших разрядов регистра, входом цифроанало гового преобразователя и вторым информационным входом блока анализа знака, первый выход которого соедине с первым тактовым входом блока регистров и первым установочным входом второго триггера, выход которого сое динвн с управляющим входом второго .счетчика, выходы которого подключены к входам младших разрядов блока регистров, выход первого счетчика соединен с входом фильтра, второй выход мультиплексора соединен с входом опорного напряжения цифроаналогового

а также два триггера, реверсивный счетчик, три элемента задержки, два инвертора - повторителя, источник

кость регулятора, одновременно обеспечив ее высокое быстродействие.

Формула изобретения

Регулятор, содержащий датчик положения, генератор импульсов, выход которого соединен с входом счетчика, фильтр и сумматор, отличаю- ш; и и с я тем, что, с целью повышения чувств;ительности и точности, введены последовательно соединенные интегратор и детектор нулевого уровня.

а также два триггера, реверсивный счетчик, три элемента задержки, два инвертора - повторителя, источник

опорного нaпpяжeшiя, блок сравнения, два синхронных детектора, м льтиплек- сор, цифроаналоговый преобразователь, блок анализа знака, второй счетчик и последовательно соединенные блок

5

0

5

0

5

выход которого соединен с-первым входом сумматора, выходок .подключенного к входу интегратора, выход детектора нулевого уровня соединен с информационным: входом первого триггера, выход которого соединен с входом управления режимом первого инвертора- повторителя, первым информационным входом блока анализа знака и .знаковым входом реверсивного счетчика, выходы которого соединены с входами старших разрядов регистра, входом цифроанало- гового преобразователя и вторым информационным входом блока анализа знака, первый выход которого соединен с первым тактовым входом блока регистров и первым установочным входом второго триггера, выход которого сое-. динвн с управляющим входом второго .счетчика, выходы которого подключены к входам младших разрядов блока регистров, выход первого счетчика соединен с входом фильтра, второй выход мультиплексора соединен с входом опорного напряжения цифроаналогового

U

преобразователя, выход которого соединен с информационным входом второг инвертора - повторителя, вход управления режимом которого соединен с вторым выходом блока сравненияj причем выходы обоих инверторов - повторителей соединены соответственно с вторым и третьим входами сумматора, выход источника опорного напряжения соединен с. входом первого инвертора- повторителя, выход дешифратора соединен с выходом регулятора,второй выход блока анализа знака соединен с

вторым установочным входом второго триггера и входом второго элемента задержки, выход которого соединен с вторым тактовым входом блока регистров и входом третьего элемента задержки, выход которого соединен с установочным входом второго счетчи- ка, а выход генератора соединен также с тактовыми -входами второго счет- , первого триггера и входом перчика

вого элемента задержки, выход которого соединен с тактовым входом реверсивного счетчика.

Изобретение относится к автоматике и может быть использовано при проектировании систем управления, работающих в реальном масштабе времени. Цель изобретения - повьшение чувствительности и точности регулятора. Цель достигается за счет получения дополнительной информации и формирования по ней дополнительных, младших разрядов кода. Эта информация в виде временного интервала снимается с выхода триггера 8 и поступает на счетчик 25, формирующий младшие разряды. Интегратор 6 и детектор 7 работают в следящем режиме, формируя код старших разрядов. 1 ил.. 1 табл. (Л « о rsp Nd со Nd

КОЭФФ.20 функция 11

-1

,-1 +1 +1 -Г -1 H-l +1 arctgcp arcctgCf arcctgqj arctgcf arctgcf arcctg Cf arcctgcf arctgcp