Цифровой инфранизкочастотный измеритель разности фаз Советский патент 1983 года по МПК G01R25/00 

Изобретение относится к измерителям разности фэз двух электрических сигналов инфранизкой частоты и может быть использовано при исследовании и настройке автоматических систем управления, Известны цифровые измерители разности фаз инфранизкачаетотного диапа зона, построенные на основе преобразов теля аналог-код время импульсно го кодирования и содержание два одинаковых канала - опорный и измерительный р J. Недостаток известных измерителей состоит в низкой точности измерения. Наиболее близким по технической сущности к предлагаемому является из меритель разности фаз, содержащий опорный и измерительный каналы, формирующий блок опорного канала, состоя щий из усилителя ограничителя, дифференцирующей цепочки и триггера, вы рабатывает строб-импульс, длительность которого равна периоду Т входных сигналов. Формирующий блок измерительного канала, идентичный формирующему блоку опорного канала, вырабатывает строб-импульс, длительность которого tm пропорциональна изменяемой разности фаз. Длительность сфор мированных строб-импульсов регистрируются двоичными счетчиками в виде числа счетных импульсов стабильной частоты J. Для автоматического преобразования содержимого двоичных счетчиков в непосредственный отсчет угловых градусов используются так называемые дв ичные умножители частоты (цифровые интеграторы последовательного счета) При этом время преобразования зависи от частоты исследуе№1х сигналов и со тавляет около восьми периодов входных сигналов. Реальное время измерения у всех известных измерителей разности фаз составляет не менее двух периодов ис следуемых сигналов и в ряде случаев при частоте ниже 1 Гц может оказаться не приемлемым.. Цель изобретения - повышение .быстродействия за счет уменьшения врем ни измерения разности фаз до значения, равного полупериоду исследуекых сигналов. Поставленная цель достигается тем что в цифровой инфранизкочастотный измеритель разности фаз, содержащий опорный и измерительный каналы преобразования, каждый из которых состоит из последовательно соединенных усилителя-ограничителя, дифференцирующей цепочки, триггера и электронного ключа, блок управления, дешифратор и цифровой индикатор, введены два интегратора, две аналоговые запоминающие ячейки, дискретьый делитель напряжения, сравнивающий блок, блок опорного напряжения, два делителя напряжения, сумматор, третий три|- гер, третий и четвертый электронные ключи и семь распределяющих диодов, при этом вход одного интегратора через электронный ключ опорного канала и вход другого интегратора через электронный-ключ измерительного канала и первый делитель напряжения подключены к блоку опорного напряжения, к выходам интеграторов подключены аналоговые запоминающие ячейки, выход запоминающей ячейки измерительного канала соединен с одним входом сумматора, выход запоминающей ячейки опорного канала через последовательно соединенные второй делитель напряжежя и третий электронный ключ соединен с другим входом сумматора, выход сумматора связан с одним входом сравнивающего блока, другой вход которого через диркретный делитель соединен с выходом аналоговой запоминающей ячейки опорного канала, выход сравнивающего блока связан с одним входом блока управления, другой вход которого подключен к входу триггера опорного канала, выход дифференцирующей цепочки измерительного канала через четвертый электронный ключ, управляющий вход Которого соединен с выходом триггера опорного канала, и вторую пару распределяющих диодов соединен с входами триггера измерительного канала, а через четвертый электронный ключ и третью пару распределяющих диодов - с входами третьего триггера, выход которого соединен с управляющим входом третьего электронного ключа, шесть распределяющих диодов попарно-подключены к входам триггеров так, что катод одного подключен к одному входу триггера, анод другого диода - к другому входу данного триггера, а анод первого и катод второго диодов объединены и подключены к выходам соответствующих дифференцирующих цепочек, седьмой диод анодом подключен к выходу дифференцирующей цепочки опорного канала/ а катодом - к счетному входу триггера измерительного канала. На фиг. 1 представлена структурная схема цифрового инфранизкочастотно го измерителя разности фаз; на фиг.2диаграмкы напряжений, поясняющие работу, устройства при разности фаз мень ше на фиг. 3 - то же, при разности фаз больше 180. Цифровой инфранизкочастотный из мерйТель разности фаз содержит усилители-ограничители 1-1т1-2 дифференцирующие цёпочю 2-1г2-2, распределительные диоды электронный ключ 10, триггер 11 опорного канала, триггер 12 измерительного каналу, триггер 13 знака разности фаз, злектронные ключи Й-1тТ -2 делитель 15 напряжения, блок 16 опорного напряжения, интеграторы 17-1г17 2, аналоговые запоминающие ячейки l8-1rl8-2 делитель 19 напряжения, электронный ключ 20, сумматор 21, блок 22 управления, дискретный делитель 23 напряжения,, сравнивающий блок 2k, деши(йэатор 25 и ци цифровой ин 1катор 26. На входы опорного и измерительного каналов подаются электрические сигналы Ц| и и, разность фаз между которыж необходимо измерить. Триггеры 11 и 12 положительдами импульсами по счетному входу переводятся из .одного состояния в другое и отрицательны w импyльca i1 по друго( входу могут переводится из единичного состояния в нулевое. Триггер-13 отрицательным импульсом переводится в единичное состояние, а положительным импуль сом по другому входу - в нулевое состояние., При поступлении входн91х сигналов Щ и U2. на выходе дифференцируюи х цепочек 2 -1 .f2 -2 формируют ся положи Цельные импульсы, соответствующие моменту перехода исследуемых сигналов через ноль из отрицательной области значений в положительные и отрицатель ные и мпул ьсы, coot вет ст ющие обрат НОМУ переходу (фиг. 2) . Триггер 11 опорного канала положительным импульсом через диод 3 переводится в ер ничное состояние, а отрицательным импульсом через .диод - в нулевое. На его выходе формируется строб-импульс, длительность которого равна половине периодаТ/2 входного сигнала Этим строб-импульсом открывается ключ. I 10, который обеспечивает правильную ,у триггеров 12 и 13- При этом из 1 714 измерительного :канапа за период Т . .на входы триггеров 12 и 13 поступает лишь один импульс - либо положйтепьный, либо отрицательный. Триггер 12 измерительного канала положительным импульсом опорного канала через диод 9 переводится в единичное состояние одновременноХ триггером 11. При разности фаз меньшей 180 триггер 12 положительным импульсом измерительного канала через ключ 10 и диод 5 переводится в нулевое сос;тояние, а гри разности фаз, гревышающей iBO, - отрицательным импульсам изч измерительного канала через ключ 10 / и диод 6. Следовательно, на выходе триггера 12 формируется строб-импульс, длительность которого при разности ( 18оравна интервалу времени t{f, пропорциональному измеряемой разности фаз. При разности фаз V)t 180 длительность строб-импульса на выходе триггера 12 равна-ё о tur X (фиг. 2).Триггер 13 знака управляется же импульсами измерительного канала, что и триггер 12, 9ч)ичем положительным импульсом через диод 7 он переводится в нулевое состояние, а отрицательным импульсом через диод 8 - в-единичмое. Следовательно, при разности фаз меньше 180 триггер 13 постоянно будет находиться в нулевом состоянии, а .при разности .фаз больше 180 - в единичном. Триггер 13 управляет работой ключа 20. С т роб-и мпул ьсы триггеров 11 и 12 открывают электронные ключи которые подключают входы интеграторов 17 1г17-2 к блоку 16 опорного напряжения, причем интегратор 17 измерительного канала подключается, к блоку 16 опорного напряжения через делитель . 15 нап1р)яжеАия коэффициент,делений которого равен 2. По окончании интервала времени, равно.го-fcjj, на выходе интегратора опорного-кайала будет сформировано напряжение iV,KVl. где V - напряжение источника опорно го напряжения, коэффициентпёредачиинтегратовов. На выходе интегратора 17-2 измерительного канала за это же время -w X i la- Vi ; X :8C -лйёо. К |V, 180 5., , 10 Напряжения U и U, (либо ) за поминаются аналоговыми запоминающими HMeMKaNW (АЗЯ) l8-l7l8-2. Напряжение V с выхода АЯЗ 18-1 опорного канала через дискретный делитель 23 поступает на один вход сра нивающего блока , На другой вход сравнивеющего блока поступает напряжение V с выхода сумматора 21. Выходное напряжение V сумматора 21 при любом значении разности фа пропорционально измеряемой разности фаз Действительно, при )(l80 ключ 20 закрыт и на один вход сумматора 21 . поступает только напряжение У. с выхода АЗЯ 18-2 из.мерительного канала. В этом случае разности фаз Ifx iBO электронны ключ 20 открыт и на другой вход сумматора 21 с выхода АЗЯ 18-1 опорного канала через делитель 19 с коэффициентом деления, равным 2, поступает напряжение, пропорциональное полупериодуТ/2. входного сигнала. В этом случае напряжение на выходе сумматор 21 будет .-KU-K t.. По окончании фор/ рования интерва лаТ/2 с опорного канала через диод k поступает сигнал на блок 22 управл ния, который по этому сигналу включа ет в работу дискретный делитель 23 напряжения,и начинается процесс уравновешивания. При наступлении равенст ва 1 if УС . где К - коэффициент деления дискретного делителя напряжения, сравнивающий блок 2 выдает сигнал на блок 22. управления, которы вырабатывает сигнал, поступающий-на делитель 23 для прекращения процесса уравновешигания и обнуляет содер1жимое запоминающих ячеек 18-1418-2 и интегратсч)ов 17-lfl7-2 и тем самым готовит их к работе в следующем пе риоде. По окончании уравновешивания напряжений V и V код, соответствую|дий коэффициенту деления дискретного делителя 23, через дешифратор 25 поступает на цифровой индикатор 26. Код, соответствую ций коэффициенту деления, является кодом измеряемой разности фаз. Действительно, при наступлении равенства i-Kn.Vo получим V -W N Т f1fVr т Если учесть, что MI « ii.J Т %(f то получим к - : откуда ,. Следовательно, код, соответствующий коэффициенту деления дискретного делителя, соответствует коду измеряемой разности фаз. Таким образом, введение распределяющих Д1ОДОВ, двух ключей, триггера знака, двухделителей напряжения, блока опорного напряжения, интеграторов, запоминающих ячеек и сумматора позволяет свести время получе- . ния измерительной информации и до полупериода входных напряжений, а применение дискретного делителя и сравнивающего блока время ,Д1 преобразования информации не более 10 МКС.Кроме того,введение тре-; тьего триггера знака /юзволяет измеять разность фаз в диапазоне от О о 360.

ч

К

«Ч,

2Е

с

«(

А.

у.