Преобразователь частота-код Советский патент 1983 года по МПК H03K13/20 

2, Преобразователь по п. 1 , о т ли чающийся, тем, что управляющая счетная декада содержит п триггеров и п элементов ИЛИ, причем ВЫХОД i-ro триггера соединен с первым, входом i-ro элемента ИЛИ, а его выход соединен с входомI i -1) -го триггера , вторые входы элементов ИЛИ и вход п-го триггера являются входами декаДы j а выход первого элемента ИЛИ - ее выходом.

Изобретение относится кизмерительной технике и может быть использовано в информационно-измерительных системах для согласования частотных датчиков с ЭВМ. Известен преобразователь частота - код, в котором расширены пределы измерения за счет использования дополнительного счетчика ( делителя Частоты) с последующим выбором по тому илц, иному правилу частоты запол неуия основного счетчика, содержащий основной счетчик для счета поступивших импульсов, дополнительный счетчик для деления входной частоты, а также логическое устройство для по следовательного подбора требуемой частоты заполнения основного счетчика 1. Недостатком этого устройства является сложность. . Наиболее близким по технической сущности к предлагаемому является преобразователь частота - код, который содержит основной счетчик, состоящий из счетных декад и элементов ИЛИ, схему формирования короткого импульса, элемент И, дешифратор и. дополнительный счетчик. Десятичный код на выходе устройства прёдставляется в форме с плавающей запятой 2J Однако при преобразовании частоты в двоичный код, что часто требует ся для согласования с ЭВМ, известное устройство сильно усложняется за сче резкого возрастания количества логических схем и невозможности использо вания интегральных схем средней интеграции счетных декад 8 силу их конструктивного исполнения,Кроме то го, мантиссаПри представлении числа в ЭВМ всегда должна быть нормализована, а этого известное устройство не обеспечивает, Цель изобретения - расширение функциональных возможностей. Поставленная цель достигается тем, что в преобразователь частота - код, содержащий счетчик xapaктepиctики, выходы старших разрядов которого соединены с соответствующими входами дешифратора, счетчик мантиссы и элемент И, введены дополнительный дешифратор, управляющая 1четная декада, триггер и элемент ИЛИ, причем выходы младших разрядов счетчика харакtepиcтики подключены к соответствующим входам дополнительного дешифратора, выходы которого соединены с соответствующими входами управляющей счетной декады, выход которой подключен к тактовому входу дешифратора, первый выход которого соединен с входом триггера и первым входом элемента И, остальные выходы дешифратора подключены к соответствующим входам счетчика мантиссы, выход которого соединен с первым входом элемента . ИЛИ, второй вход которого подключен к выходу элемента И, а выход - к счетному входу счётчика характеристики, выход триггера подключен к второму входу элемента И. -Кроме того,, управляющая счетная декада содержит п триггеров и п элеI ментов ИЛИ, причем выход 1-го триг repa соединен с первым входом i-ro элемента ИЛИ, а его выход соединен с входом (i-l)-ro триггера, вторые входы элементов ИЛИ и вход п-го триггера являются входами , а выход первого элемента ИЛИ - ее выходом. На фиг, 1 представлена структурная схема преобразователя частота код; на фиг, 2 - функциональная схема управляющей счетной декады. Преобразователь частота - код содержит счетчик 1 характеристики, счетчик 2, мантиссы, включающий в себя счетные декады 3,1-3 k и элементы t.l-t k ИЛИ, триггер 5. управляю |U4yio счетную декаду 6, дешифраторы 7и 8, элемент 9 И, Управля19щая cMe ная декада б содержит триггеры 10.1-1-0 п и элементы 11.1-11 п ИЛИ, Устройство работает следукицим об разом. Перед началом преобразования час тоты в двоичный код счетчик 1 харак теристики, счетные декады 3.1-3 k счетчика 2, триггер 5 управляющая счетная декада 6 устанавливаются в нуль. Входной сигнал частота f noступает на дешифратор 7, .тактируя его В дешифраторе 7,на выходе первой шины, соответствуюи4ей коду млад ших разрядов начального состояния счетчика 1 характеристики, формирую ся импульсы, которые через элемент 11.1 ИЛИ управляющей счетной декады 6 поступают на тактируемый вход дешифратора 8. На выходе дешифратора 8на первой шине, соответствующей начальному состоянию входного, кода, поступающего со старших разрядов счетчика 1 характеристики, появляют ся импульсы. Первый импульс с выхода дешифратора 8 поступает на установочный вход триггера 5, по окончании действия которого на выходе триггера 5 устанавливается единица, в результате чего открывается элемент 9 И. Все последующие импульсы с первой шины дешифратора 8, начина со второго, будут уже проходить через элемент 9 на элемент t.l. ИЛИ и далее на счётчик 1 характеристики Таким образом, второй импульс входной частоты f изменит состояние счетчика 1 характеристики. Это сказы вается на входном коде дешифратора 7 вызывая перемещение выходных импульсов с первой на вторую шину дешифратора 7 (фиг. 2), которые на выход управляющей счетной декады 6 будут поступать через триггер 10.1. После прохождения еще двух входных импульсов импульс с выхода управ ляющей счетной декады 6, пройдя че рез дешифратор 8, элемент 9 И, эле.мент k.} ИЛИ, поступает на счетчик 1 характеристики, увеличивая его код на единицу. При этом на входе дешифратора 7 код изменяется и выходные импульсы соответственно перемещаются со ВТОР.0Й на третью шину дешифратора 7 (фиг. 2). Эти импульсы будут уже поступать на элемент 9 394 ИЛИ. Количество задействованных триггеров 1J) увеличивается до двух. Таким образом с увеличением содержания счетчика 1 характеристики количество задействованных триггеров в управляющей счетной декаде 6 тоже увеличивается. При превышении значений числа в счетчике 1 характеристики количества триггеров 10 управляющей счетной декады 6 изменяется входной код дешифратора 8 и выходные импульсы на его выходе перемещаются на соседнюю шину. Импульсы с выхода дешифратора 8 начинают поступать на элемент А.2 ИЛИ, задействуя счетную декаду 3.1. Даленейшее переполнение емкости счета, состоящий из управляющей счетной декады 6 и счетной декады 3.1, путем последовательного изменения состояния дешифратора 7 изменяет содержимое счетчика 1 характеристики и соответственно код на входе дешифратора 8. Это вызывает смещение выходных импульсов дешифратора 8 на соседнюю шину, в результате чего они начинают поступать на элемент Д.З-ИЛИ и задействуется счетная декада 3.2. Таким образом, задействованная ем- кость счета последовательно увеличивается путем последовательного подключения счетных декад 3 счетчика 2 -И триггеров 10 управляющей счетной декады 6 по следуюсцей счетной схеме: -2; 2; k 8; 16 и т.д., что соответствует следующему изменению емкости счета: -2; ; 8; 16; 32 и т.д. Число в счетчике 1 характеристики характеризует задействованную емкость счета (порядок нормализованного числа). Число в счетных декадах 3 представляет собой мантиссу двоичного нормализованного числа. В нормализованном же числе первый двоичный разряд справа от запятой всегда содержит единицу, в схеме устройства ему соответствует состояние триггера 5. Для устранения избыточности его можно не выводить. В качестве добавочных разрядов мантиссы можно использовать выходы триггеров 10,1lO.n управляющей счетной декады 6. Использование новых элементов и связей в предлагаемом преобразователе частота - код упрощает схему преобразования числа импульсов в нормализованный двоичный код, при этом формат числа хорошо согласуется с форматом чисел принятых в микро-ЭВМ.

. $1012 139

Представление чисел в нормализован- вами гарантируя при этомпостоянную ном двоичном коде позволяет упрощать относительную погрешность представлеего. согласование с многими устройст- ния мисла сосчитанных импульсбв.