Устройство для адаптивной обработки сигналов Советский патент 1983 года по МПК H03H21/00 

ходы {j+M)-ro (j 1, К-1) умножителя сомплексных чисел соединены соответственно с первым и вторым входами (j+l)-ro блока задержки второй группы и соответственно с вторым и третьим входами (j+1)-ro блока умножения .на коэффициент второй группы, первый и второй выходы (М+к)-го умно жителя комплексных чисел соединены соответственно с вторым и третьим входами (К+1)-го блока умножения на коэффициент второй группы, первый выход блока оценки соединен с входом блока управления, а второй, и третий выходы блока оценки подключены соответстве нно к третьему и четвертому входу K-fM умножителей комплексных чисел, первый и второй входы блока оценки объединены с первым и вторым входами первого блока задержки первой группы, первый и второй выходы к торого подключены к третьему и четв.ертому входам, блока оценки. 2, Устройство по п. 1, о т л и чающееся тем, что блок оценки содержит умножитель комплексных чисел, четыре блока памяти, четыре квадратора, три сумматора, три делителя, узел вычисления квадратного корня и элемент НЕ, выход которого соединен с первым входом умножителя комплексных чисел, первый и второй выходы которого подкш чены к входам соответственно первого и второго бло ков памяти, выходы которых соединены с первыми входами соответственно пер вого, и второго делителя и соответственно через первый и второй квадрато ры с первым и вторым входами первого сумматора, выход которого подключен 1 7 к входу узла вычисленияквадратного корня, выход которого соединен с вто- рыми входами первого и второго делителей и первым входом третьего делителя, выход которого подключен к первому входу второго сумматора, второй вход которого подключен к выходу третьего блока памяти, выходы третьего и четвертого квадраторов подключены соответственно к первому и второму входам третьего сумматора, выход которого соединен с входом четвертого блока памяти, выход которого подключен к второму входуТретьего делителя, вход третьего квадратора и второй вход умножителя комплексных чисел объединены и являются первым входом блока, вход четвертого квадратора .и вход элемента НЕ объединены и являются вторым входом блока, третий и че вертый входы умножителя комплексных чисел являются соответственыо третьим и четвертым входами блока, выход второго сумматора является первым . выходом блока, а выходы первого и второго делителей - соответственно вторым и третьим выходами блока. 3. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок управления содержит генератор, компаратор, блок памяти и два дешифратора, причем выход генератора.является первым выходом блока и соединен с управляющим входом компаратора, выход которого соединен с входами первого и второго дешифраторов, выходы которых являются-соответственно вторым и третьим выходами блока, выход блбка памяти соединен с первым входом компаратора, второй вход которого является входом блока.

1. УСТРОЙСТВО ДЛЯ /АДАПТИВНОЙ ОБРАБОТКИ СИГНАЛОВ, содержащее М блоков задержки первой группы, М-1 блоков умножении на коэффициент первой группы, К блоков задержки второй группы, К+1 блоков умножения на коэффициент второй группы, первый и второй блоки памяти коэффициентов, блок управления, сумматор комплексных чисел и блок вычисления дискретного преобразования Фурье, выход которого является выходом -устройства, причем первый и второй входы первого блока задержки первой группы являются первым и вторым входами устройства, выход i-ro ( 1, М -1) блока умножения на коэффициент первой группы подключен к ()-му Ьходу сумматора , первый вход которого соединен с первым и вторым входами устройства, а первый и второй выходы сумматора комплексных чисел соединены соответственно с первым и вторым входами первого блока задержки второй группы и первого блока умножения на коэффициент второй группы, выход j-ro (j 1, К+1) блока умножения на коэффициент второй группы подключен к {-му входу блока вычисления дискретного преобразования Фурье, i-й выход (, М-1) первого блока памяти соединен с первым входом i-ro блока умножения на коэффициент первой группы, а j-й (j 1, К+1) выход второго блока памяти коэффициентов подключен к первому входу j-ro блока умножения на коэффициент второй группы, первый выход блока управления соединен с тактовыми - входами блоков задержки первой и второй группы, а второй и третий выходи блока управления подключены к адресным входам соответственно первого и второго блока памяти коэффициентов, (Л отличающееся тем,, с целью увеличения точности обработки, в него введены блок оценки и М+К умножителей комплексных чисел, причем первый и второй i-ro (i 1, М) блока задержки первой группы соединены соответственно с первым и вторым входом i-ro умножителя комплексных чисел, а первый и второй выходы (-го (i i, Н-1) Умножителя комплексных чисел соединены соответ4J ственно с первым и вторым входами (i+1)-ro блока задержки первой группы и соответственно с вторым и третьим входами i-ro блока умножения на коэффициент первой группы, первый и второй выходы М-го умножителя комплексных чисел соединены с (Н+1)-м входом сумматора комплексных чисел, первый и второй выход j-ro (j 1, К) блока задержки второй группы подключен соответственно к первому и второму входам (j+M)-ro умножителя комплексных чисел, а первый и второй вы

Изобретение относидся к вычислительной технике и может быть использовано в устройствах адаптивной обра ботки импульсных сигналов на фоне помех, спектр флюктуации которых априори неизвестен. . Известна система междупериодной обработки сигналов содержащая два режекторных фильтра и полосовой фильтр QI . Недостаток этого устройства - низ кая эффективность выделения сигнала из смеси его с помехой при неизвестном спектре ее флюктуации. Наиболее близким к изобретению является подоптимальный процессор, содержащий М блоков задержки первой труппы, М-1 весовых блоков первой группы, первое постоянное запоминающее устройство (ПЗУ ), К блоков задержки второй группы, К+1 весовых блоков второй группы, второе ПЗУ, сумматор, вычислитель дискретного преобразования Фурье (ДПФ ) и блок управления, Подоптимальный процессор осуществляет режекцию спектра входного процессора на нулевой частоте и когерентное суммирование остатков путем многоканальной фильтрации в вычислителе ДПФ С 2.. Недостаток устройства, состоит в н возможности обработки сигналов на фоне пассивных помех, центральная частота спектра которых отлична от нулевой, а также о невозможности уче та ширины спектра помехи для формиро вания оптимальной ширины полосы режекции, и полосы пропускания фильтров и уровня боковых лепестков их ампйитудно-частотных характеристик (АЧХ). Целью изобретения является повышение точности обработки сигналов на фоне помех с неизвестными корреляционными свойствами. Цель достигается тем, что в устройство для адаптивной обработки сиг налов, содержащее М блоков задержки первой группы, М-1 блоков умножения на коэффициент первой группы, К блоков задержки второй группы, К+1 бяоков умножения на коэффициент втооой группы, первый и второй блоки памяти коэффициентов, блок управления, сумматор комплексных чисел и блок вычисления дискретного преобразования Фурье, выход которого является выходом устройства, причем первый и второй входы первого блока задержки пер вой группы являются первыми вторым входами устройства выход i-ro ((«1, М-1) блока умножения на коэффициент первой группы подключен к (t +1) -му входу сумматора, первый вход которого соединен с первым и вторым входами устройства, а первый и второй выходы сумматора комплексных чисел соединены соответственно с первым и вторым входами первого блока задержки второй группы и первого блока умножения на коэффициент второй группы, выход j-ro (j 1, К+1 ) блока умно жения на коэффициент второй группы подключен к j-му входу блока вычисления дискретного преобразования Фурье, i-й выход (i 1, H-I ) первого блока памяти соединен с первым входом 1-го блока умножения на коэффициент первой группы, а j-й (j t, К+1 )выход второго блока памяти коэффициентов . подключён к первому входу j-ro блока умножения на коэффициент второй группы, первый выход блока управления соединен с тактовыми входами блоков заержки первои и второй группы, а второй и третий выходы блока управления подключены к адресным входам соответственно первого и второго блока памяти коэффициентов, введены блок оценки и Н+К умножителей комплексных чисел, причем первый и второй выходы i-ro (i 1, М) блока задержки первой группы соединены соответствен но с первым и вторым входом i-ro умножителя комплексных чисел, а Первый и второй выходы i-ro (i 1, М-1) умножителя комплексных чисел соединены соответственно с первым и- вторым входами (i+1)-ro блока задержки первой группы и соответственно с вторым и третьим входами i-ro блока умножения на коэффициент первой группы, первый и второй выходы М-го умножителя комплексных чисел соединены с (М+1)-м входом сумматора комплексных чисел, первый и второй выход j-ro (,К) блока задержки второй группы, подключен соответственно к первому и второму входам (j+M)-ro умножителя комплексных чисел, а первый и второй выходы ()-ro (j 1, К-1) умножителя комплексных чисел соединены соответственно с первым и вторым входами (j+1)-го блока задержки второй группы и соответственно с вторым и третьим входами (j+l)-ro блока умножения на коэффициент второй группы, первый и второй выходы (М+К)-го умн жителя комплексных чисел соединены соответственно с вторым и третьим входами (К+1)-го блока умножения на коэффициент второй группы, первый выход блока оценки соединен с входом блока управления, а второй и третий выходы блока оценки подключены соответственно к третьему и четвертому входу К+М умножителей комплексных чисел, первый и второй входы блока оценки объединены с первым и вторым входами первого блока задержки первой группы, первый и второй выходы которого подключены к третьему и четвертому входам блока оценки. Кроме того, блок оценки содержит умножитель комплексных чисел, четыре блока памяти, четыре квдаратора, три сумматора, три делителя, узел вычисления квадратного корня и элемент НЕ, выход которого соединен с первым входом умножителя комплексных чисел, первый и второй выходь которого подключены к входам соответственно первого и второго блоков памяти, выходы которых соединены с пер510выми входами соответственно первого .и второго делителя и соотвётствейно через первый и второй квадраторы с первым и вторым входами первого сумм тора, выход которого подключен к вхо ду узла вычисления квадратного корня выход которого соединен с вторыми входами первого и второго делителей и первым входом третьего делителя, выход которого подключен к первому с;входу второго сумматора, второй вход которого подключен к выходу третьего блока памяти, выходы третьего и четвертого квадраторов подключены со ответственно к первому и второму вхо дам третьего сумматора, выход которого соединен с входом четвертого блока памяти, выход которого подключен к второму входу третьего делителя, вход третьего квадратора и второй вход умножителя комплексных чисе объединены и являются первым входом блока, вход четвертого квадратора и вход элемента НЕ объединены и являются вторым входом блока, третий и четвертый входы умножителя комплексных чисел являются соответственно третьим и четвертым входами блока, выход второго сумматора является пер вым выходом блока, а выходы первого и второго делителей - соответственно вторым и третьим выходами блока. Причем блок управления содержит генератор, компаратор, блок памяти и два дешифратора, причем выход re:iepaтора является первым выходом блока и соединен с управляющим входом компаратора, выход которого соединен с .входами первого и второго дешифраторов,- выходы которых являются соответственно вторым и третьим выходами блока, выход блока памяти соединен с первым входом компаратора, второй вход которого является входом блока. На фиг. 1 представлена функциональ ная схема устройства в адаптивной обработке сигналов; на фиг. 2 - то же, блока оценки; на фиг.З то жеублока вычисления ДПФ; на фиг. 4 - то же, . блока управления; на фиг. 5 - то же, комплексного умножителя; на фиг.6 то же, блока памяти; на фиг. 7 то не сумматора; на.фиг. 8 - то же, ; блока умножения на коэффициент; на фиг1 9 -ТО же блоха задержки; на фиг, 10 - эпюры управляющих сигналов на фиг. 11 - зависимость коэффициента улучшения отношения сигнал/помеха ((U, от ширины спектра флюктуации по7мехи для известного (/м.)и предлагаемого (jU2 )устройств. Устройство адаптивной обработки сигналов содержит М блоков 1 задержки первой группы, М-1 блоков 2 умножения на коэффициент первой группы, первый блек 3 памяти .(ПЗУ), сумматор Ц, К блоков 5 задержки второй группы, К+1 блоков 6 умножения на коэффициент второй группы, второй блок 7 памяти (ПЗУ), блок 8 вычисления (ДПФ), блок 9 управления, М+К комплексных умножителей 10 и блок 11 оценки, который содержит комплексный умножитель. 12, элемент НЕ 13, блок Ц памяти, квадраторы 15 и 16, делитель 17 блоки 18 и 19 памяти, квадратор 20, сумматор 21, блок 22 вычисления кв9Д ратного корнр, делитель 23, квадратор 2, сумматор 25 блок 26 памяти, делитель 27 сумматор 28. Блок 8 вычисления (ДПФ) содержит К+1 каналов 29 каждый из которых содержит К+1 комплексный умножитель 30, блок 31 памяг ти (ПЗУ), сумматор 32, блок 9 управления содержит генератор 33 компаратор З блок 35 памяти (ПЗУ), первый дешифратор 3( и второй-дешифратор. 37 комплексный умножитель 10 (12, 30) содержит два канала 38 и 39 каждый из которых содержит первый умножитель 0, второй умножитель 41, сумматор 42, блок 14 (19 26) памят содержит Ь элементов 43 задержки, М блоков 44 задержки, первый сумма.ор 45 второй сумматор 46, сумматор 4 (32) содержит два сумматора 47 блок 2 умножения на коэффициент содержит два умножителя 48, блок 1 задержки содержит два узла 49 задержки. . Устройство адаптивной обработки сигналов работает следующим образом. На входы первого блока 1 задержки первой группы поступают квадратурные составляющие аддитивной смеси сигнала и помех. С входов и выходов этого х{е блока со сдвигом на период повторения импульсов Т они поступают на входы блока 11 оценки. Пусть U j., H/JHi W ifJ величины, поступающие на входы 1-4 блока оценки, тогда в соответствии с,его структурой (фиг. 2) на выходах блоков 14, 19 26 образуются соответственно следующие величиныBr%--,(Jvj- xj J:/j-i

S x,lr.

на выходе блока 22

На первом выходе блока 11 образуется величина uH rl-Dj- C. Это выражение определяет ширину спектра флюктуации входного процесса, что при обычно выполняющемся условии малого отношения сигнал/поме.ха на входе эквивалентно ширине спект .ра флюктуации пассивной помехи. Операция усреднения осуществляется в блоках Н, 19, 26 вначале по L различным реализациям ( в радиолокации по различным элементам разрешения по дальности) путем суммирования в сумматоре kS, а затем вдоль пачки импульсов на М позициях в сумматоре б причем каждый элемент задержки k} осуществляет запоминание информации на время, равное темпу поступления различных реализаций ( элементу разрешения по дальности), а каждый блок 4 задерх{Кй - на период следова )нип импульсов. Измеренная величина ЛЧрПОступает в блок 9 управления на компаратор 3 где происходит сравне ние ее с рядом заданных величин A4L, К « 1,М, хранящихся в ПЗУ 35. По результату сравнения формируете код соответствующий ближайшему к значению и поступающий на дешиф раторы 56 и 37 лреобразующие его в адрес первого и второго ПЗУ, по кото рому хранятся оптимальные для заданного весовые коэффициенты перво го и второго fi фильтров. На вт ром и третьем выходах блока 11 оцен |ки в соответствии с его структурой вычисляются величины . Stn 6j|Dj определяющие мат0ицу двумерного по ворота квадратурных составляющих вход ного процессе, умножение на которую входной последовательности компенсирует фазовый сдвиг спектра флюктуации помехи (3 радиолокации доплеровский сдвиг) и обеспечивает совпадение центра полосы непропускания перво го фильтра с центром спектра помехи. Данная операция производится в ком01t1278

плексных умножителлх 10,осуществляющих следующую операцию

H K-j+1

V V i 1 ;П / 2 IV,|e р -

Р

J Jpl

i

Vj--i jie . В результате каждое значение U становится синфазным, что и обеспечивает компенсацию фазы помехи. В сумматор k поступают умноженные в блоках 2 первой группы отсчеты вход о о процесса, и на его выходе образуетгд отфильтрованная от помехи по , следовательностьЧ1гЕ1ч. .. .«г.. ., i v--« JtK-I M-K+f которая затем поступает на вход второго . фильтра, где осуществляется многоканальная фильтрация сигнала .с помощью блока 8, обрабатывающего взвешенную в блоках 6 второй группы последовательность величин Y . Весовые коэффициенты 1i,обеспечивают оптимальные параметры АЧХ второго фильтра ( ширину полосы пропускания, уровень бокооых лепестков). Алгоритм работы каждого канала второго фильтра определяется в соответствии с его структурой и структурой блока 8 ДПФ как .е f. Vtf K-p+l/ , е . COSjM +iSinjVgJ W. e Vg - центральная частота настройки данного канала. Величинысоз j Vg иsinj|У xpaнятcя в ПЗУ 31, а умножение последовательности чисел Z. Y. ti на умножителиХУ происходит в комплексных умножителях 3,0, Работа всех блоков устройства синхронизируется генератором 33 с частотой, определяемой темпом поступления информации частотой опроса различных элементов разрешения по дальности. Соответстёующие эпюры приведены на 9, Q фйс. 10, где номера при управляющих .сигналах соответствуют номерам блоков устройства. Эффективность предлагаемого устройства и известного будет характеризо- 5 ваться коэффициентом улучшения отношения сигнал/помеха на выходе, имеющего вид . 1д, И р R ВН(1+Л)/Н D ()1)Н,в .. где R. нормированные корреляционные матрицы сигнала и помехи; H LjwJf вектор-столбец весовых is коэффициентов второго фильтра; D. Л- матрица обработки перво го фильтра верхней треугольной формы; 20 отношение сигнал/помеха по мощности на входе фильтра; единичная матрица; знаки транспонирования 25 и комплексного сопряжения. На фиг. 11 приведены зависимости - fр - ОТНОг.; где f сительная разность доплеровских частот сигнала и помехи; при М 2, К 7 ширине гауссовского спектра флюктуации помехи относительно периода повторения импульсов.лЧп 0|1 и Л 60 дЗ, При этом полагаем, что оесовые коэффициенты известного устройства соответствуют средне ширине спектра флюкTuaiiUu ппмАУы л1/ . ппя ппппмтгп туацИй помехи для чего вводится дополнительный параметр - предполагаемый диапазон ее из ieнeнил 0,050,25, мри котором Oj15. Весовые коэффициенты предлагаемого устройст- : ва в результате адаптации обеспечивают и .Приведенные кривые показыО, Н вают, что выигрыш предлагаемого устройства перед известным достигает 6,5 дБ при Ц в 0,5. Таким образом, предлагаемое устройство обеспечивает повышение эффективности обработки сигналов в условиях априорной неопределенности параметров помех.

/7

7«

15

J

/7

Ъ

19

20

/J

25

фиг.З

z;

ll

21

22

J

/

J/

26

28

Фиг, 2

-р J4

JJ

J6

ФигЛ

44

4

Фиг.6

/ф /

Фиг.7

ДГ

42

1

4

14/

4J

фиг.5

n

/I i2

11

Ц до J

fiJf

/л

фиг. В ЧГ H}r( П JL T-v Jr-sC (M-f)T-ttr JV riv . 7)