Цифровой рекурсивный фильтр Советский патент 1984 года по МПК H03H17/04 G06F17/17 

К-ых (,N -1| умножителей комплекс- К-му информационным выходам соответньпс чисел второй и первой групп под- ственно первой и второй групп блока ключены соответственно к (к-И)-му и постоянной памяти.

ЦИФРОВОЙ РЕКУРСИВНЫЙ ФИЛЬТР, содержащий сумматор комплексных чисел, выход которого является первым информационным выходом фильтра и подключен к входу элемента задержки, выход которого подключен к первому входу умножителя комплексных чисел, выход которого подключен к первому входу сумматора комплексных чисел, а второй вход умножителя комплексных чисел подключен к первому информационному выходу первой группы блока постоянной памяти, о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия, в него введены первая и вторая группы умножителей комплексньк чисел по (N-1) в каждой группе (где N - порядок фильтра), первая и вторая группы сумматоров комплексных чисел соответственно по(N -2) и (N-l) сумматоров комплексных чисел в группах, первая и вторая группы элементов задержки по (N -1) в каждой группе, причем выход L го ( i. l ,N-2) умножителя комплексных чисел первой группы подключен к первому входу (, -го сумматора комплексных чисел первой группы, выход которого подключен к первому входу (L+l)-ro умножителя комплексных чисел первой группы и входу (L+1)-го элемента задержки первой группы, выход которого подключен к первому входу (i+l)-ro сумматора комплексных чисел второй группы, выход которого является (L + l}-biM информационным выходом фильтра, второй вход I. -го сумматора комплексных чисел первой группы подключен к выходу (l)-ro элемента задержки второй группы, вход которого является

Изобретение относится к области цифровой радиоизмерительной техники и может быть использовано при построении цифровых анализаторов спектра и устройств цифровой фильтр ции сигналов, у которых интервал вр мени вычисления одного выходного от счета в узлах устройства. Известно устройство, которое содержит блок образования квадратных составляющих, содержащий два фазовы детектора, которые соединены по одним входам с шиной входных сигналов а по вторым подключены к генератору опорного сигнала в одном канале непосредственно, а во втором через фазосдвигающую на К/2 цепь, выходы фазовых детекторов блока образовани квадратурных составляющих через аналого-цифровые преобразователи АЦ соединены с соответствующими входам сумматоров своих каналов, выход каждого из которых соединен через оперативное запоминающее устройство ОЗУ)с первыми входами перемножител комплексных чисел, к вторым входам которого подключено постоянное запоминающее устройство ПЗУ, а выходы перемножителя комплексных чисе соединены прямыми и перекрестными связями с соответствующими входами сумматоров своего и противоположног каналов, через блоки возведения в квадрат своих каналов соединены с входами блока суммирований и через блок извлечения корня квадратного подключены к выходу устройства, при чем все блоки соединены с синхронизатором ill. Данное устройство позволяет осуществлять спектральный анализ в режиме скользящего окна, однако обрабатывает сигналы, период дискретизации которых больше или равен интервалу времени, затрачивае мому на вычисление одного выходного отсчета, умноженного на количество рассчитываемых коэффициентов Фурье. Этот период дискретизации не может быть меньше, чем время расчета одного коэффициента Фурье, если необходимо проводить фильтрацию сообщения в режиме скользящего окна при помощи одной рекурсивной ячейки. Известен также цифровой анализатор спектра, выполняющий дискретное преобразование Фурье и состоящий из двух последовательно соединенных рециркуляционных каскадов со сдвигом частот в целях обратных связей, который позволяет,используя режим работы с разделением времени, повысить быстродействие при вычислении одного выходного отсчета, а следовательно, повысить диапазон обрабатываемых частот С23. Недостатком данного устройства является то, что невозможно появление на выходе каждого отсчета раньше времени выполнения требуемых комплексных операций умножения и сложения над каждым входным отсчетом. Наиболее близким к изобретению по технической сущности является цифровой рекурсивный фильтр, входящий как составная часть в цифровой анализатор, выполненный в виде гребенки идентичных цифровых рекурсивных фильтров, причем каждый цифровой рекурсивный фильтр состоит из сумматора комплексных чисел, выход которого -является выходом цифрового рекурсивного фильтра и подключен через цифровой злемент задержки комплексного числа к входу перемножителя комплексных чисел, второй вход которого соединен с выходом блока постоянной памяти комплексных чисел, а выход перемножителя комплексных чисел соединен с одним из входов сумматора комплексных чисел, другой вход которого является входом цифрового рекурсивного фильтра /f3j(. Однако известное устройство не может обрабатывать отсчеты входного сигнала за время, меньшее чем сум3марное время сложения двух комплексных чисел, перемножения двух комплексных чирел и время пересылок отсчетов, причем это является принципи альным при последовательной обработке входных данных, т.е. при обработке сигналов в режиме скользящего Целью изобретения является повьппение быстродействия за счет распарал леливания передачи и обработки последовательностей отсчетов входно процесса . Поставленная цель достига,ется тем, что в цифровой рекурсивный фильтр, содержащий сумматор комплек ных чисел, выход которого является первым информационным выходом фильт ра и подключен к входу элемента задержки, выход которого подключен к первому входу умножителя комплекс ных чисел, выход которого подключен к первому входу сумматора комплекс ных чисел, а второй вход умножителя комплексных чисел подключен к первому информационному выходу первой группы блока постоянной памяти, введены первая и вторая группы умно жителей комплексных чисел по iN-l) в. каждой группе (где N - порядок фильтра), первая и вторая группы су маторов комплексных чисел соответственно no{N-2pi{N-l) сумматоров комплексных чисел в группах, первая и вторая группы элементов задержки по{М-1)в группе, причем выход i-го (i 1, N -2 умножителя комплексных чисел первой группы подключен к первому входу i -го сумматора комплексных чисел первой группы, выход которого подключен к первому входу (i +lj-ro умножителя комплексных чисел первой группы и входу ft +l)-ro элемента задержки первой группы, выход которого подключен к первому входу ft +l)-ro сумматора комплексньпс чисел второй труппы, выход которого является (i+l/-biM информационным выходом фильтра, второй вход L-го сумматора комплексных чисел первой группы подключен к выходу i -го элемента задержки второй группы, вход которого является ( t +ljl-biM информационным входом фильтра, второй вход первого сумматора комплексных чисел подключен к выходу первого элемента задержки первой г.руппы, вход которо го является ( информационны 44 входом фильтра и соединен с первым входом первого умножителя комплексных чисел первой группы, выход (М-|)-го умножителя комплексных чисел первой группы подключен к второму входу сумматора комплексных чисел, третий вход которого подключен к выходу fN-l)-ro элемента задержки второй группы, вход которого является N -ым информационньтм входом фильтра, выход.элемента задержки .подключен к первому входу j -го N -1)умножителя комп ексных чисел второй группы, выход которого подключен к второму входу j -го сумматора комплексных чисел второй группы, выход первого сумматора комплексных чисел второй группы является N -ым информационнь1м выходом . фильтра, а вторые входы К-Ь1х{к 1 ,N-|) умножителей комплексных чисел второй и первой групп подключены соответственно KfK+l)-My и К-му информационным выходам соответственно первой и второй групп блока постоянной памяти. На фиг. 1 изображена структурная схема цифрового рекурсивного фильтра с n входами и п выходами; на , фиг. 2 - пример выполнения цифрового рекурсивного фильтра с двумя входами и выходами; на фиг. 3 - временные диаграммы работы цифрового рекурсивного фильтра с двумя входами и выходами . Цифровой рекурсивный фильтр содержит сумматор 1 комплексных чисел, элемент 2 задержки(комплексного числа), умножитель 3 комплексных чисел, блок 4 постоянной памяти, 5i и Sj элементов 5 задержки комплексных чисел), группу сумматоров 6 комплексных чисел, группу сумматоров 7 комплексных чисел и 1фуппы 8/1 и 8i умножителей 8 комплексных чисел Устройство работает следующим образом. Пусть входная реализация поступает на входы устройства в таком порядке. Последовательность отсчетов входных сигналов в виде цифровых кодов с частотой, определяемой частотой дискретизации по теореме Котельникова, параллельно поступает на h входов цифрового рекурсивного фильтра. Через время, равное времени перемножения двух комплексных чисел, их сложения, и времени, отводимого на служебные операции вторая группа входных отсчетов, поступает параллельно на h входов цифрового рекурсивного фильтра. Через тот же интервал времени, равный времени перемножения двух комплексных чисел и их сложения, третья группа входных -отсчетов поступает на входы цифрового рекурсивного фильтра и далее работа этих узлов повторяется. Следовательно, на ;h входов цифрового рекурсивного фильтра реализация поступает в И раз реже, чем частота получения кодов входных комплексньк сигналов.

Предположим, что И 2. В этом Случае структурная схема цифрового рекурсивного фильтра принимает вид, изображенный на фиг. 2, а временные диаграммы, поясняющие его работу, приведены на фиг. 3.

Пусть в момент времени t 0 во всех цифровых линиях задержки комплексных чисел записаны нули и на первый и второй входы устройства поступают одновременно коды выборок входной реализации Xj.o и Jt-j. , где первый индекс означает степень распараллеливания входной реализации, а второй индекс указывает номер выборки в последовательности входны отсчетов. Одновременно из блока 4 на вход умножителя 8 комплексных чисел поступает код числа Bf , равный коэффициенту обратной связи Вцифрового рекурсивного фильтра, . причем на другом входе умножителя

«

8 находится код выборки . Одновременно в момент времени t 0 из блока 4 на вход умножителя 3 комплексных чисел поступает код

числа 15 , а на вход умножителя 3 - код числа нуль с выхода элемента 2 задержки комплексного числа. Одновременно значение этого кода с выхода элемента 2 поступает на вход умножителя 8, на другой вход которого из блока 4 поступает код, соответствующий значению числа В В,.

В момент времени t- -Т в умножителях 8 и 3 происходит перемножение кодов чисел, поступавших на их входы, при этом получаются на выходах умножителей 3 и 8, соединенных с сумматором 7 комплексных чисел, коды, соответствующие числу О, а на выходе умножителя 8, подключенного к входу сумматора 1 комплексных чисел, появится код числа, соответствующего . 0 произведению Xj,o В

Одновременно в момент времениt t на другой вход сумматора 7 поступает код числа X 2,0 , задержанный в элементе 5 задержки комплексных чисел, а на соответствующий вход сумматора 1 - код числа .

В момент времени i-i на соответствующем выходе появляется код числа iij.o -г.о+ВО, являющийся результатом выполнения операции сложения в сумматоре.7, а на другом выходе появится код числа 4i,iTXi,,4B««Jti, являющийся результатом выполнения операции сложення всумматоре 1 комплексных чисел.I

Таким образом, предлагаемое устройство позволяет обрабатьшать входные процессы за счет их распараллеливания со скоростью, пропорциональной степени распараллеливания в режиме скользящего окна.

Вп-1 82 Bf

8,

В

8z

f

BZ

о

Фиг1

BvMO

Y