Анализатор случайных процессов Советский патент 1983 года по МПК G06F17/18 

Изобретение огнсхзится к вычиспи ел ной технике. Известно устройство для получения числовых характеристик случайных продоссов в реальном масштабе времени: первых и вторых моментов, корреляционных и взаимных корреляционных функций, содержащее сумматоры, генераторы вспомогательных шумов, усилители-ограничи.тели, запоминаюшее устройство, генератор импульсов, кольцевой коммуталгор, делитель частоты, триггер, п.- логических схем умножения, ключей и счетчиков t К недостаткам этого устройства относится его функциональная ограниченность, т.е. возможность получения лишь оценок корреляционных функций, сложност В реализации. Кроме , при определении оценок корреляционных функций для процессов, содержащих периодические составлякшше, может возникнуть погреШ ность синхронности. Наиболее близким к предлагаемому является устройство, позволяющее получить числовые характеристики случайных (Процессов в реальном масштабе времени первьк и вторых моментов, корреляционных и взаимных корреляционных функшй. Оно содержит блок сравнения, к первому входу которого подключен первый выход датчика равномерно распределенных случайных чисел и второй вькод блока вероятностного округления, к второму второй выход блока памяти, а к выходу первый вход блоков элементов И, блок управления, выход которого соединен с входом аналого-цифрового преобразователя, вторым входом блока вероятностно округления и с вторым входом блока памяти, и блок интеграторов, к. первому входу которого подключен ..выход блока управления, к выходу - вход цифро-аналогового преобразователя, а к второму входу - второй исод блока элементов И, выход блока элементов И и выход бёро тностного двоичного элемента, второй выход которого соединен с вторым выхб дом датчика: равномерно распределённых случайных чисел 2 2 . Данное устройство сложно в реапйэации и заложенный алгоритм получения числовых характеристик случайного сигн ла предусматривает избыточность операции, производимых с каждой отдельной выборкой из ряда чисел случайного процесса x(-fc), . При бвльшом количестве Е необходимы для анализа ординат корреляционной функ ции требуется значительное количество ячеек динамической памяти и увеличивается время до считывания i&t:- выборки ряда X{t) . Это является его недостат-ком. Цель изофетения - упрощение устройства. Поставленная цель достигается тем, что в анализатор случайных процессов, содЪржаший датчик.равномерно распределенных случайных сигналов, первый выход которого соединен с первым информационньтм входом первой схемы сравнения, блок элементов И, блок управления, первый ивторойвыходы которого соединены соответственно с управляющими входами . блока памяти и блока интеграторов, выход которого является выходом устройства, в него введены вторая схема сравнения, ключи, триггер, генератор случайных сигналов, &IOK умножения, причем вход блока управления и управляющие входы первой и второй схем сравнения объединены и соединены с выходом первого ключа, информационный и управляющий Екоды которого соединень соответственно с третьим выходом блока управления и выходом триггера, вход которого соединен с выходом генератора случайных импульсов и первым выходом блока упра ления, парафазные выходы первой схемы сравнения соединены с первым и вторым информационными входами второго ключа соответственно управляющий вход которогр соединен с первым выходом блока управления, первый и второй выходы второго ключа соединены с вторым и третьим входами блока памяти соответственно, первый и второй выходы которого соединены с первым и информационными входами блока элементов И соответственно, третий и четвертый входы которого соединен) с пержым -и вторым выходами блока умножения, управляющий .вход блока элементов И соединен с первым выходом блока управления, а первый к второй выходы блока элементов И соединены . с первым н второам информационными входами блока интеграторов соответственно первый и второй входы блока умножения соединены с первым и вторым выходами блока памяти соответственно, третий и четвертый входы блока умножения соединег ны с парафазными вькодами второй схемы. сравнения соответственно, первый информационный вход которой соединен с вторым выходом датчика равномерно распределенных случайных сигналов, вторые информационные -входы первой и второй схемы сравнения объединены и являютхзя входом устройсгва. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока управления. Устройство.состоит (фиг. 1) из блока 1 умножения,датчика 2 распределе ных случайных сигналов, триггера 3, бпо ка 4 5иравления, блока 5 памяти, схем 6 и 7 сравнения блока 8 элементов И, блока 9 интегра-торо ключей Ю и 11, генератора 12 случайных импульсов. В состав блока 4 з равления {ф1Г. 2 входят счетчик 13 на импульсов, дешифратор 14, счетчик 15 на N импульсов, генератор 16 тактовых импульсов. В основе фун1ашошфовашш усгройсрва лежит метод определения статистических характеристик случайных процессов п знаковой фушшии с применением вспомо га тельных сигналов. Устройство реализ ет рекуррентный алгоритм, предложенный в работе Ли, Читтема, Виснера. Устройство работает следующим образом. С выхода генератора 12 случайных импутльсов на счетный вход триггера 3 поступает первый случайный импульс, Который перебрасывает триггер 3 в поло жение 1. Сигнал высокого уровня с вы хода триггера 3 поступает на соответствунмиий вход ключа 10 (элемент И), не другой Екодкоторего поступают им- . пупзьсы, вырабатываемые генератором ilб тактовых импульсов блока 4 управле ,ния. Период следования этиэ: импульсов соответствует мштамальному интервалу корреляции ДТ. В момент прихода первого тактового импульса йа выходе ключа 10 вырабатывается импульс, который поступает на одни входы схем 6 и 7 сравнения и на вход блока. 4 управления С приходом импульса на осемах fe и 7 сравнения происходит сравнение |амплитуды иссредуемого случайного сигн ла xlt/ , поступающего на щ)угие входы блоков 6 и 7, со случайными амплитудамй вспомогательных сигналов 0 ((:) и U2 It) , поступающих на соответствующие в 6и 7соответственно.Отметим.что мгновенные значения случайных амплитуд , вспомогательных сигналов в момент сравнения с сигналом x(t/ независимы друг относипгельно друга, а также по отн шению к мгновенньпм{ значениям исследу емого сигнала. Момент сравнения (импульс на выход ключа 10) фикс1фуется счетчиком 13 1 93блока 4, в результате чего на выходных шинах счетчика 13 устанавливается соответствующий код, в соответствии с которым на первой выходной шине дешифратора 14 вырабатьшается импульс, который поступает на вход ключа 11 и по соответствующему входу блока 9 элеме тов И на четные входы соответствующих элементов И блока 3. Ключ 11 открывается и на блоке памяти осуществляется запоминание выходной комбинации схемь 6 сравнения. На выходах блока 5 памяти устанавливается.логическая комбинация (1улей и единиц - результат сравнения X {ti и и-,И:) которая поступает на первый и второй входы блоке умножения и блока 8 элементов И. На третий и чет вертый входы блока 1 поступает логическая комбинация - результат сравнения X (t) и UnCiJc выходов; схелвл 7 сравнения. Результат логического)перемножения входных сигналов с выходов лока 1 поступает на соответстеуюriroe входы блока 8 элементов И , При совпадении единиц на соответствующих входах элементов И блока 8, сигнал с выхода этого блока поступает .на вход блока 9 интеграторов, В блоке 9 накапливаются оценки статистических характеристик с)чгчайного процесса Rx(0) на этом заканчивается первый микроШКЛ,.. Через время, равное минимальному дискретнок интервалу Д , генератор 16 тактовых импульсов блока 4 управления вырабатывает второй импульс поступаюш й на первый вход ключа 1О. Им пульс на выходе Ю осуществляет сравнение сигналов на схемах 6 и 7 сравнения. Кроме того, этот импульс, поступая на вход блока 4, меняет выходную комбинацию счетчика 13 и на второй выходной шине дешифратора 14 вырабаг:ть1вается импульс поступающий на блок |8 элементов И на его чегтныё вхсщы. К этому времени на выходах блока 1 устанав швается комбинация, соответствую;щая.логическому перемшжению результата сравкента со схемы 6 сравнения, полученного в первом у(икрош1кле, и хранящегося на блоке 5, на результат сравнения со схемы 7 сравнения, получанного во втором микроцикле (приход второго тактового импульса). При совпадении единиц на соответствующих входах блока 8 импульс поступает на соответствующий вход блока 9 интегроfbpa, где накапливается оценка ординаты 10 корреляционной функции «(ДТ). Отмбтим чго реаульгат сравиетшя на схеме 6 сравтгення полученный в первый микроцикл хранится в блоке 5 памяти и используется для логического перемножения со всеми последукщими выборками -. результатами сравнения на схеме 7 сравнения. В результате работы устройства в течение микроциклов в блоке 9 интеграторов накапливаются оценки ординат корреляционной функции Кх(Д ). Импульс с номером Р генератора 16 тактовых импульсов, кроме выполнения операций, перечисленных во втором микроцккле, поступает на первый вкод блока 5 памяти, обнуляя триггер, а также на счетный вход триггера 3, который переходит в состояние выхода О и запрещает прохождение тактовых импульсов через первый ключ 10. Импульс с номером в поступает также на вход счетчика 15 бло ка 4 уцравления. Перечисленные К микроцнклов начинаю ся с момента прихода второго случайного генератора случайного импульса генвра тора 12. Импульс, поступая на счетйый вход триггера 3, перебрасывает последний в положение 1, при 9ТОМТрШ1 р; своим вьюоким выходным потенциалом разрешает прохождение тактовых импульсов через ключ 10. Устройство работает N циклов по Е.микроциклов, где t W выбирается из тре бований необходимой точности получения оценок характеристик случайных процессов. При поступлении на вход счетзика 15 блока 4 управления N -го импутшса 936 он переполняется и с второго выхода блока 4 управления на первый вход блока интеграторов поступает импульс. По . этому сигналу накопленные оценки параллельно выводятся на индикацию. Как видно из описания работы устройства, оно, в отличие от прототипа, имекь шего Дорогостоящие и сложные блоки, предполагает простейшую организацию блока 5 памяти, состоящего из двзк триг Геров, независимо от количества необходимых для анализа ординат корреляционных функций. Кроме того, отсутствие на входе устройства аналого-цифрового преофазователя позволяет обрабатьшать случайные процессы с более широким спектром, чем прототип. Введение в устройс-тво блоков 3,10 и 12 устраняет погрещность. синхронноо. ти, так как выборка осуществляется на периодической основе, но со случайными отклонениями относительно тактовых импульсов. Следовательно, увеличивается точность получаемых вероятностных характеристик по отношению к прототипу в случае, когда исследуемый случайный процесс содержит неизвестные периодияеские составлякяпие. Предлагаемое устройство для определения оценок статистических характеристик случайных процессов разработано и находится в стадии реализахши. Его применение для анализа спучайньсс процессов позволит повысить эффективное исследования в эгой области.

АНАЛИЗАТОР СЛУЧАЙНЫХ ПРОЦЕССОВ, содеряшший датчик равномерно распределенных случайных сигналов, первый выход которого соединен с первым информационным входом первой схемы сравнения, блок элементов ,И, первый и второй выходы которого соедияены- соответственнее управляющими входами блока памяти и блока интеграто ров, выход которого является выходом устройства, отличающийся тем, что, с целью упрощения устройства, в него введены вторая схема сравнения, ключи,трип р, генератор случайных импульсов, блок умножения, причем вход бпока управлений к управ шюоше входы первой и схем сравнения обьедвне.ны и соединены с выходом первого ключа, информационный и управляющий вхо.ды которого соединены соответственно .с третьим выходом баока управления ., и выходом триггера, которого сое.динен с выходом генератбра случайных импульсов и первым выходом блока управления, парафазные выходы первой схемы сравнения соединены с первым и вторым информационными входами второго ключа соответственно, управляющий вход которого соединен с первым выходом бпока управления, первый и второй выходы второго ключа соединены с вторым и третьим входами блока памяти соответственно, первый и второй выходы которого соединен с первым и вторым информационными входами блока элемйтов И соответственно, третий и четвертый информаююнные входы КСУТО(Л рого Соединены с первым и вторым выходами блока умножения, управляющий вход бпока элементов И соединен с inep вым выходом блока управления, а первый .и второй выходы бпока элементов И сое динены с первым и вторым информацион:ными входами бпока интеграторов сооявет ггоенно, первый и второй входы бпока умножения соединены с первым и вторым ел выходами блока памяти соответспзевно, 00 1ретий и четвертый входы блока умножения Соединены с парш|)азкыми выхсоами со второй схемы сравнения соответственно, 00 первый информационный вход которой соеОинеи с выходом датчика равномерно распределенных случайных сигнапоВ, вторые ивформа1 онные входы & второй схем сравнения объединены и {являются входом устройства.

g