Устройство для имитации искажений двоичных сигналов Советский патент 1983 года по МПК H04L3/02 

Изобретение относится к технике связи и может использоваться для испытания аппаратуры передачи данны -на помехоустойчивость. Известно устройство для имита11Йи искажений двоичных сигналов, содержащее блок передачи, перВЕдй выход которого соединен с первым входдм регистра сдвига, второй вход и выхо которого соединены соответственно с вторым выходом блока передачи и пер вым входом коммутатора, первый и второй вентили, генератор псевдослу чайных последовательностей и тригге первый вход и выход которого соедине ны соответственно, с вторым входом 6л ка передачи и входом блока приема Однако известное устройство имеет низкую достоверность имитации искажений двоичных сигналов. Цель изобретения - повышение точ нести имитации искажений в коротковолновом канале связи. Для достижения поставленной-цели в устройство для имитации искажений двоичных сигналов, содержащее блок передачи, первый выход которого соединен с первым входом регистра сдвига, второй вход и выход которого, соединены соответственно с вторым выходом блока передачи и первым входом коммутатора, первый и второй вентили, генератор псевдослучайных последовательностей и триггер, первый вход и выход которого соединены соответственно с вторым выходом блока передачи и входом блока -приема, введены сумматор по модулю два, два ограничителя, реверсивный счётчик, распределитель импульсов, четыре блока сравнения, блок памяти и шифратор, при этом выход генератора псевдослучайных последовательностей соединен с первыми входами блоков сравнения, вторые входы которззх соединены с выходом блока памяти, вход которого соединен с выходом шифратора, вход которого соединен с выходом первого блока сравнения, третий вход которого соединен с первым выходом распределителя импульсов, вход,а также второй и третий выходы которого соединены соответственно с вторым выходом блока передачи и с соответствующими входами блоков сравнения, выход реверсивного счетчика соединен с вторым входим коммутатора и входами первого.и второго ограничителей, выходы которых соединены с первыми входами первого и второго вентилей, вторые -входы которых соединены с выходами соответственно второго и третьего блоков сравнения, а их выходы подключены соответственно к первому и второму входам реверсивного счетчика, причем выход коммутатора соединен с первым входом сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом, четвертого блока сравнения и вто(жд4 входом триггера. На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство для имитации искажений двоичных сигналов содержит блок 1 передачи, регистр 2 сдвига, коммутатор 3, сумматор 4 по МОДУ.ШО два, триггер 5, блок 6 приема, распреде.литель 7 импульсов, первый 8, второй 9, третий 10 и четвертый 11 блоки сравнения, генератор 12 псевдослучайных последова:тельностей, блок 13 памяти, шифратор 14, реверсивный счетчик 15, первый 16 и второй 17 вентили, а также первый 18 и второй 19 ограничите.пи. Устройство работает следующим образе. Закодированный сигнал из блока 1 передачи поступает на первый вход регистра 2 сдвига и сдвигается в нем с частотой второго выхода блока 1. Выходные сигналы разрядов регистра 2 сдвига поступают на коммутатор 3, и один из этих сигналов в зависимости от выходного сигнала реверсивного счетчика 15 проходит на сумматор .4 по модулю два. Сигнал второго выхода блока 1 передачи в каждом такте запускает распределитель 7 импульсов, который в каждом также сигналом своего второго выхода запускает соответствующие блоки сравнения. Четверт тй блок 11 сравнения под воздействием сигнала с третьего выхода распределителя 7 импульсов сравнивает сигнал генератора 12 с сигналом порога ошибки, поступающим из блока 13 памяти, и в случае превышения порога вырабатывает сигнал ошибки, который поступает на второй вход сумматора 4 по модулю два, с выхода которого суьвиарный сигнал записывается в триггер 5 под воздействием сигнала второго выхода блока 1 передачи. Сигнал триггера 5 поступает на вход блока б приема. Аналогично второй 9 и третий 10 блоки сравнения сравнивают сигнал генератора 12 с соответствующими порогами, поступающими из блока 13 памяти. В случае превьпиения порогов эти блоки вырабатывают соответственно сигналы вставки или выпадения символов, которые через соответствующий вентиль 16 или 17 поступают на первый или второй вход реверсивного счетчика 15, содержание которого при этом увеличивается или уменьшается на единицу, что приводит к изменению сигнала на втором выходе коммутатора 3 и изменению на единицу номера разряда регистра 2 сдвига,сигнал . которого проходит на сумматор 4. При

этом в случае возникновения сигнала выпадения один из разрядных сигна- . ов регистра сдвига .2 пропускается не поступает на сумматор 4, а в случае возникновения сигнала вставки один из разрядных сигналов поступает на сумматор 4 дважды, в двух соседних тактах. Ограничители 18 и 19 ограничивают cjjayx сторон содержимое реверсивного счетчика 15 и исключают нежелательное явление нелинейного -изменения сигнала реверсивного счетчика 15.

Распределитель 7 импульсов сигналом своего первого выхода, частота которого в целое число раз меньше частоты сигнала второго выхода запускает первый блок 8 сравнения, который под воздействием управляюошх сигналов распределителя 7 импульсов сравнивает сигнал генератора 12с пороговым сигналом, поступающим из блока 13 памяти. В Случае превышения порога первый блок 8 сравнения вырабатывает еж гнал изменения состояния канала связи, который через шифратор 14 воздействует на блок 13 памяти, переключая его на формирование новых порогов, соответствукядах новому состоянию канала связи, в результате чего изменяются вероятности возникновения сяиибки, вставки и выпадения сигнала.

Таким образом, предлагаемое устройство по сравнению с прототипом обеспечивает более разностороннюю проверку аппаратуры передачи данных.

Кроме смещения фронтов передаваеого сигнала устройство может по случайному закону выполнять инверсию целого символа сообщения, вставку.

или выпадение символа, имитирующие многолучевость распространения радиоволн, для этого в второго выхода блока 1 передачи подается сигнал, частота которого точно равна частоте смены символов сообщения на выходе кодированного сигнала. При этом возникновение сигнала ооибки в четвертом блоке 11 сравнения обеспечивает инверсию символа в сумматоре 4,

0 а сигналы на выходе второго 9 и

I третьего 10 блоков сравнения обусловливают вставки или выпадение сим- : волов сообщения. ВерЪятность возникно вения этого при равновероятном законе распределения сигнгша генератора

5 12 определяется порогами, хранящимися в блоке 13 памяти и зависящими от сигнала состояния канала связи. Для полной имитации дискретйгого коротковолнового канала связи использует0ся марковская трехточечная модель канала, в соответствии с которой канал.;может иметь одно из трех сос-. тояний: хорсяцее, среднее или плохойс соответствующими различными tiopb5гами возникновения ошибок в каждом состоянии и с заданными вероятйостями смены состояний канала связи, которые реализуются первым блоком 8 сравнения при сравнении сигнала

0 генератора 12 с порогами смены состояний, поступающиАга из блока 13 памяти.

При работе предлагаемого устрой-.

ства переход его из хорошего состоя5ния в плохое имитирует замирания сигнала, характерные для коротковолновых каналсш связи и приводит к пакетированию ошибок, что также невозможно при использовании прототипе.

УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ИСКАЖЕНИЙ ДВОИЧНЫХ СИГНАЛОВ, содержащее блок передачи, первый выход которого соединен с первь№4 входом регистра сдвига, второй вход и выход которого соединены соответственно с вторым выходом блока передачи и первым входом коммутатора, первый и второй вентили, генератор псевдослучайных последовательностей и триггер, первый вход ,и выход которого соединены соответственно с вторым выходом блока передачи и входом блока приема,отлич.ающеес я тем, что, с целью повышения точности имитации искажений в корот; коволновом канале связи, в него вве дены сумматор по модулю два, два ограничителя, реверсивный счетчик, распределитель импульсов, четыре блока сравнения, блок пгшяти и шифратор, причем выход генератора псевдослучайных последовательностей соединен с первыми входами блоков сравнения, вторые входы которых соединены с выходом блока памяти, вход которого соединен с выходом ни фратора, вход которого соединен с выходом первого блока сравнения, третий вход которого соеда1нен с первым выхддом распределителя импульсов, вход, а также второй и третий выходы которого соединены соответственно с вторым выходом блока передачи и с соот- ветствующими входами блоков сравнения, выход реверсивного счетчика соединен с вторым входом ксмлмутатора и выходами первого и второго ограничителей, выходы которых соедине(Л ны с Первьали входг1ми первого и второго вентилей, вторые входы которых с соединены с выходами соответственно второго и третьего блоков сравнения, а их выходы подключены соответственно к первому и второму входам реверсивного счетчика, прИ; этом выход коммутатора соединен с первым входом сумлатора по модулю два, втою рой вход и выход которого соединены ю соответственно с выходом четвертого блока сравнения и вторым входом ОС) триггера. ю isD