Изобретение относится к цифроан-длоговой вычислительной технике и может быть использовано в цифровых сис темах управления, измерения и контроля различного назначения для преоб разования цифрового кода, следующего в дискретные моменты времени в аналоговый сигнал (напряжение или ток), меняющийся по линейному закону 5нутри каждого из интервалов. Известен линейный эксраполятор,, содержащий два соединенныхпоследовательно регистра, цифровой сумматор два цифроаналоговых преобразователя, генератор пилообразного напряжения и аналоговый сумматор, на выходе .которого вырабатывается экстраполирующий сигнал в виде суммы последнего дискретного отсчета и линейно изменя ющегося напряжения С13 Недостаток известного экстраполятора - относительная сложность, обус ловленная использованием цифровых элементов памяти, цифрового сумматора и двух преобразователей. Наиболее близким к предлагаемому по технической сущности является линейный экстраполятор, содержащий две входные кодовые шины, шину тактовых импульсов, два преобразователя кода в напряжение (ток) ПКН, два сумматора, интегратора, аналоговый ключ, элемент задержки 2. Недостатки данного экстраполятора заключаются в сложности, которая обусловлена наличием двух идентичных преобразователей кода в напряжение и двух входных кодовых вши, а также в невысокой точности, обусловленной ,разбросом характеристик преобразователей и влиянием переходных процессов преобразования кода в напряжение на выходной сигнал экстраполятора. Цель изобретения - упрощение и повышение точности. Поставленная цель достигается тем что линейный экстраполятор, содержащий преобразователь кода в напряжение, информационный вход котрро1 а является входом экстраполятора, первый и второй сумматоры, первые входы которых объединены, выход первого сумматора через интегратор связан с вторымвходом второго сумматора, выход которого является выходом экст раполятора, а вход сброса интегратора подключен к шине.тактовых импульсов, и первый элемент задержки, вход которого соединен с входом сброса, а выход - с входом записи преобраэователя;кода в напряжение, содержит три ключа, второй, третий четве|)тйй элементы задержки j триггер и айаяого вую запоминающую ячейку, выход преобразователя-кода в напряжение соединен через первый ключ с информационным входом аналоговой запоминающей ячейки и через второй ключ - с первы входом первого сумматора, выход аналоговой запоминающей ячейки через третий ключ соединен с вторым входом первого сумматора, шина тактовых им-; пульсов соединена с управляющим входом аналоговой запоминающей ячейки, с нулевым входом триггера и с входом второго элемента задержки, выход которого соединен с управляющим входом первого ключа и через последовав тельно соединенные третий, первый и четвертый элемент задержки - с еди- . ничным входом триггера, выход которого соединен с управляющими входами второго и третьего ключей. На чертеже представлена схема экстраполятора. Экстраполятор содержит входную кодовую щину 1, преобразователь 2 кода в напряжение, шину тактовых импульсов 3, Преобразователь 2 имеет вход сброса 4 и вход записи 5. Кроме того, содержит элемент задержки б,, интегратор 7, сумматоры 8 и 9, аналоговую запоминакяцую ячейку 10, ключи 11-13, триггер 14, эле менты задержки 15-17-. Экстраполятор работает следующим образом. На вход 1 в моменты времени поступают отсчеты х экстраполируемой функции. На шине 3 появляется тактовый шлпульс, которым обнуляется интегратор 7 и аналоговая запоминакяцая ячейка 10 и размыкаются ключи 12 и 13. После этого сигнал с выхода элемента задержки б через ключ 11 записывает в аналоговую запоминающую ячейку 10 сигнал Х(,, который в это время существует на выходе преобразователя 2, с обратным знаком. В результате (после завершения переходных процессов записи) на выходе аналоговой запоминаивдей ячейки 10 устанавливается напряжение Ц - Ху|(,. Затем сигнал с выхода элемента задержки 15 через вход 4 преобразователя 2 обнуляет приемный регистр преобразователя 2, а сигнал с выхода элемента задержки 16 через третий вход 5 заносит в этот регистр код х, результате чего начинается процесс реобразования этого кода в эквиваатный &sy аналоговый сигнал х. осле завершения этого процесса выводной Сигнал элемента задержки 17 устанайяисает триггер 14 в .единичное состояние, открываются ключи 12 и 13, в результате на выходе сумматора 9 формируется линейный экстраполированйый сигнал. Технический эффект от испотазования предлах аемого изобретения по ; ср.авнению с извеотншк устройством заключается в упрощении линейного экстраполятора и увеличении его toy ности.
название | год | авторы | номер документа |
---|---|---|---|
Экстраполирующий преобразователь кода в аналоговый сигнал | 1981 |
|
SU1026297A1 |
Преобразователь кода в импульсы ступенчатой формы | 1981 |
|
SU974569A1 |
Функциональный генератор | 1979 |
|
SU781839A1 |
Экстраполятор | 1978 |
|
SU1005092A1 |
Устройство для многоканального интерполирования функций | 1986 |
|
SU1377878A1 |
Устройство для воспроизведения аналогового сигнала | 1988 |
|
SU1524175A1 |
Интегрирующий аналого-цифровой преобразователь | 2023 |
|
RU2802872C1 |
Анализатор сигнала тактовой синхронизации | 1990 |
|
SU1781834A2 |
Преобразователь изменения сопротивления в выходной сигнал | 1987 |
|
SU1522024A1 |
Устройство для передачи телеметрической информации | 1986 |
|
SU1336077A1 |
ЛИНЕЙНЫЙ ЭКСТРАПОЛЯТОР, содержащий преобразователь кода в напряжение, информационный вход которого является входом экстраполятора, первый и второй сумматоры, первые входа которых объединены, выход первого сулшатора через интегратор связан с вторым входом второго; сумматора, выход которого является выходом эксфрайолятора, а вход сброса инте1 ратора подключен к шине тактовых .импульсов, и первый эйемент задержки, вход которого соединен с входом сброса, а выход - с входом записи . преобразователя кода в нгшряжение, о т л и ч а ю щ и и с я тем, что, с целью упрощения и повышения точности f .экстраполятор содержит три ключа, второй, третий и четвертый элементы задержки, триггер и аналоговую запоминающую ячейку, выход преобразователя кода в напряжение соединен через первый ключ с информационным входом аналоговой запоминакщей ячейки и через второй ключ - с первым входом первого сумматора, выход ана логовой запоминающей ячейки через третий ключ соединен с вторьол входом первого сукпяатора, шина тактовых импульсов соединена с управляющим вхо§ дсял аналоговой запоминающей ячейки, с нулевым, входом триггера и с входом (О второго элемента задержки, выход которого соединен с управляющим входом |Первогр ключа и через последовательйр роедияенные третий, первый и чет рертый элементы задержки - с единичным входом триггера, выход которого соединен Р управляющими входами вторрго и третьего ключей. IsD СО 00 4 СО
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Линейный экстраполятор | 1976 |
|
SU627490A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Бесекерский В.А | |||
Динамический синтез систем автоматического регулирования | |||
Наука , 1970, с | |||
Полупроводниковый стабилизатор | 1972 |
|
SU448450A2 |
Авторы
Даты
1983-06-15—Публикация
1981-12-25—Подача