Устройство для восстановления информации цифровых вычислительных машин Советский патент 1983 года по МПК G06F11/07 

Описание патента на изобретение SU1027728A1

Изобретение относится к вычислительной технике и может быть использовано при создании цифровых вычислительных машин (ЦВМ) повышенной надеж-нести. .

Известно устройство для диагностического контроля, содержащее блок управления операциями, три выхода и три входа которого соединены соответственно с первыми выходами и первыми входа ми регистра неустойчивых отказов, бло ка повторения микрокоманд и регистра отказов,, вторые вход и выход которого соответственно подключены к выходу б.|Ока контроля и к второму входу регистра неустойчивых отказов, четверты выход блока управления операциями свя ззн с входом блока контроля, а пятый выход и-четвертый вход соответственно с Г5ыходом и входом устройства . Недостатком этого устройства являются ограниченные возможности по устранению последствий сбоев. Наиболее близким техническим решением к предлагаемому является устройство для восстановле.ния информации 1;ифро8ых вычислительных машин, содержЕ1дее блок управления операциями, бло повторения микрокоманд, регистр отK03OD. регистр неустойчивых отказрв, блок формирования сигнала повторения программы и дешифратор. При этом первый и второй выходы дешифратора соответственно подключены к второму входу блока повторения микрокоманд и пер вому входу блока формирования сигнала повторения программы, первый выход и второй вход которого соединены соответственно с блоком управления операциями, а выход регистра отказов подключен к выходу дешифратора. В-этом устройстве блок управления операциями получив сигнал о наличии неисправност от регистра отказов, в соответствии с состоянием выходов дешифратора запускает либо блок повторения микрокоманд, если неисправность относится к классу неисправностей, которые при случайном проявлении (сбое ) могут быт устранены простым повторением микрокоманды, либо блок формирования сигна ла поаторения программы, если возникшая неисправность, даже будучи случай ным сбоем, не быть устранена простым повторением микрокоманды, а требует повторения участка программы L2 . Е1одобное устройство обеспечивает восстановление информации ЦВМ при воз

иикновении случайных сбоев, однако его недостатками, характерными при использовании в ЦВМ с микропрограммно-аппаратным управлением (по принципу, объединяющему, микропрограммное и аппаратное управление }, являются ограниченные функциональные возможности и низкое быстродействие процесса устранения последствий сбоев. Лействитель о широкий класс неисправностей, носящих случайный характер, не могут быть устранены в прототипе простым повторением микрокоманды и требуют повторения участка программы, что ведет к уменьшению быстродействия восстановления информации. Цель изобретения - повышение быстродействия устройства путем обеспечения возможности повторения выполнения микрокоманды. Поставленная цель достигается что в устройство для восстановления информации цифровых вычислительных машин, содержащее блок управления операциями, блок контроля, регистр отказов, блок дешифрации отказов, узел формирования сигналов повторения программы, узел формирования сигнала повторения микрокоманды, причем информационные группы входов и выходов блока управления операциями являются группами входов и выходов устройства соответственно, группа контролируемых выходов блока управления операциями соединена с входами блока контроля. выходы которого соединены с информационными входами регистра отказов, выходы которого соединены с группой входов блока дешифрации отказов, первый и второй выходы которого соединены соответственно с первым и вторым входами узла формирования сигнала повторения микрокоманды, выход которого соединен с первым входом блока управления операциями, второй вход которого соединен с выходом узла формирования сигнала повторения программы, вход которого соединен с третьим выходом блока дешифрации отказов, вход которого соединен с выходом блока управления операциями, введены узел формирования сигнала восстановпения и блок синхронизации, в состав которого входят генератор импульсов, кольцевой регистр сдвига и первый элемент ИЛИ,причем выход генератора импульсов соединен с входом синхронизации кольцевого регистра сдвига, выходы которого соединены с группами входов синхронизации регистра отказов и блока управления операциями, первый и третий входы которого соединены со.ответственно с первый и вторым входами первого элемента ИЛИ, выход которого соединен с установочным входом кольцевого регистра сдвига и с входом нулевых установок регистра отказов, второй выход блока дешифрации отказов соединен с входом узла формирования сигнала восстановления, выход которого соединен с третьим входом блока , управления операциями,четвертый выход блока дешифрации отказов является вы- ходом неисправности устройства. Кроме того, узел формирования сигнала повторения микрокоманды устройства содержит ждущий мультивибратор и второй элемент ИЛИ, причем первый и второй входы узла формирования сигнала повторения микрокоманды соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого через мультивибратор соединен с выходом узла формирования сигнала повторения микрокоманды, На фиг. 1 изображено устройство для восстановления информации вычислительных машин, структурная схема; на фиг. 2 - блок управления операциями, структурная схема; на фиг.;J блок дешифрации отказов, структурная схема. Устройство для восстановления информации цифровых вычислительных машин содержит блок 1 управления операциями, блок 2 контроля, регистр 3 отказов, блок 4 дешифрации отказов, узел 5 формирования сигнала повторения микрокоманды, содержащий второй элемент ИЛИ 6 и ждущий мультивибратор 7, узел 8 формирования сигнала восстановления, блок 10 синхронизации содержащий кольцевой регистр 11 сдвига, генератор-12 импульсов и первый элемент ИЛИ 13. Блок 1 управления операциями содержит сумматор 1, регистры 15-17 данных, первый, второй и третий соответственно, мультиплексор 18, корректор 19, формирователь 20 адреса микро команды, микропрограммную память 21, регистр 22 микрокоманд, регистр 23 ад реса MMt/ia,регистры 2t общего назначе НИЛ, регистр 25 адреса йачала програм мы, элемент НЕ 26, группы 27 элементов И-ИЛИ, регистр 28 адреса команды, 10 84 группы 29 триггеров управления операциями, дешифратор 30 микроопераций. Блок k дешифрации отказов содержит элемент ИЛИ 31, ждущий мультивибратор 32, счетчик 33, дешифратор 3. Четвертый выход счетчика 33 является выходом устройства. На вход сброса счетчика 33 заведен сигнал с первого выхода группы 29 триггеров управления блока 1 управления операциями. Входы элемента ИЛИ 31 соединены с выходами регистра 3 отказов. Устройство работает следующим образомоПо магистрали адреса адрес команды или операнда формируемый на регистре 28 адреса команды или на регистре 23 адреса числа (фиг. 2J, поступает в запоминающие устройства ЦВМ, где i осуществляется выборка команды или операнда, поступающих по информационной магистрали в блок 1 управлений операциями (регистр 28 адреса команды и регистр 23 адреса числа является регистрами с третьим состоянием ). Команды и числа из запоминающих устройств ttBM выдаются в избыточных кодах, что позволяет при необходимости корректировать возникающие ошибки с помощью корректора 19. Команда через мультиплексор 18 поступает на первый регистр 15 данных, под воздействием информации с которого осуществляется фо(ирование адреса микрокоманды в формирователе 20 адреса микрокоманд и работает микропрограммная память 21. Полученная микрокоманда принимается на регистр 22 микрокоманд . Часть разрядов этого регистра исНользуется для формирования адреса следующей микрокоманды. Выходы регистра поступают также . на дешифратор 30 микроопераций и на группу 29 триггеров управления операциями. При формировании адреса числа . используется регистр 23, для хранения промежуточных результатов вычислений используются регистры 24 общего назначения, для записи информации в запоминающие устройства используется третий регистр 17 данных. Регистр 25 адреса начала программ предназначен для.хранения начального адреса участка программы, с которого можно при необходимости начинать повторение программы. Узел to синхрсжизации (фиг. 1) вырабатывает серию синхросигналов, задающих моменты времени исполнения ми роопераций „ Выполнение логических, арифметических и других операций осуществляется на регистрах15 и 16 данных и сумматоре . Правильность выполнени операций определяется блоком 2 контроля, в котором используется кантроль по модулю два. Все передачи в блоке 1 управления операциями осуществляются кодами, дополненными, например, до нечетности о Любое изменение четности при пересылках информации будет зафиксировано блоком 2 контроля, который представляет собой набор сверток по модулю два. Сигнал ошибки с выхода соответствующей свертки по модулю два записывается в соответствующий разряд регистра 3 отказов в момен ты времени, когда завершены переходные процессы. Стробирование приема сигналов с выхода блока 2 контроля на регистр отказов осуществляется определенными синхросигналами с выхода блока 10 синхронизации. Блок дешифрации отказов предназначен для того, чтобы в зависимости от характера и количества сбоев произвести запуск одного или двух из трех узлоа, узла 5 формирования си1- нала повторения микрокоманды, узла 8 формирования сигнала повторения программы или узла 3 формирования сигна..ла восстановления. При этом осуществляется повторное выполнение микрокоманды или участка программы. Узлы 8 и 9 формирования сигнала по вторения команды и сигнала Восстановления представляют собой ждущие мультивибраторы. При возникновении сбоя в блоке 1 управления операциями блок 2 контроля вырабатывает сигнал неисправности, который принимается на регистр 3 отказов. Сигнал с регистра 3 отказов через элемент ИЛИ 31 запускает ждущий мультивибратор 32,, На выходе ждуLUero мультивибратора 32 формируется импульс, поступающий на счетный вход суммирующего счетчика 33 и устанавливающий в единицу первый разряд счет чика 33. Сигнал с первого выхода дешифратора 3 через первый элемент ИЛИ 6 запускает ждущий мультивибратор 7, с выхода которого сформированный импульс повторения микрокоманды поступает на управляющий вход регистра 22 микрокоманд для блокировки приема следую1цей микрокоманды. Одновременно сигналом с выхода узла 5 через первый элемент ИЛИ 13 производится сброс регистра 3 отказов и устанавливается в исходное состояние для очередного такта исполнения микрокоманды кольцевой регистр 11 сдвига (первый разряд устанавливается в единицу, остальные сбрасываются ), Таким образом осуи4ествляется повторение микрокоманды, во время выполнения которой произошел сбой (вырабатывается си1- нал блокировки приема следующей микрокоманды )без потерь времени на ожидание ее окончания (регистр 11 сдвига установлен в исходное состояние ). В том случае, если в результате, повторного исполнения микрокоманды блок 2 контроля не зафиксировал во .8торой раз неисправности, происходит продолжение исполнения прерванной протраммы устройством,в частност 1 с пер7 выхода группы 29 триггеровсигнал приема микрокоманды поступает на синхровход регистра 22 микрокоманд для приема следую1цей микрокоманды и на вход сброса счетчика 33. Вели же и при повторном исполнении микрокоманды блок 2 контроля вновь зафиксировал неисправность, производится повторное прибавление единицы в счетчик 33« Дешифратор 3 выдает сигнал запуска узла 5 формирования.сигнала повторения микрокоманды повторому входу второго элемента ИЛИ 6 и узла 9 формирования сигнала восстановления. В большинстве случаев из-за значительных задержек.в блоке 2 контроля сигнал неисправности вырабатывается в момент времени, когда при выполнении большинства микрокоманд завершены npoiieccbi микрооперации , осуществляемые аппаратно (например, установки и сброса триггеров, сдвига регистров и т.По ), которые не могут быть однозначно определены при повторении микрокоманды Узел 9 формирования сигнала восстановления осуществляет аппаратную подготовку блока 1 управления операциями для повторения исполнения микрокоманды: сброс одних и установку других триггеров управления группы 29, переключение мультиплексора 18 в режим передачи информации с корректора 19.

Таким образом, производится повторное исполнение команды, с участием узла 9 формирования сигнала восстановления.

Рассмотрим, например, каким образом осуществляется обработка неисправности, возникшей п|)и выборке очередной команды из запоминающего устройства ЦВМ о Пусть команда искажается, например, в запоминающем устройстве ЦВМ. Очевидно, что в этом случае простое повторение микрокоманды не дает никаких результатов, поскольку искаженная информация повторно принимается на первый регистр 15 данных. При проявлений же дополнительного сигнала на выходе узла 9 осуществляется переключение мультиплексора 18 на прием информации с выхода корректора 19 На первый регистр 15 данных производится прием исправной информации, блок 2 . контроля не вырабатывает сигнала неисправности и продолжа ется выполнение программы.

Если при третьем исполнении микрокоманды блок 2 контроля зафиксировал неисправность, производится прибавление единицы в счетчик 33 дешифратор выдает сигнал запуска узла 8 формирования сигнала повторения программы. Сигналом, с выхода узла 8 разрешается передача с регистра 25 адреса начала программы и запрещается передача с сумматора Ц информации через группу 27 элементов И-ИЛИ на регистр 28 адреса команды. Разрешенная к приему на пегистр 28 адреса команды информация является адресом начала участка программы, с которого начинается ее повторение.

В том случае, если блок 2 контроля вновь зафиксировал неисправность, через эпе1лент ИЛИ 31 запускается ищУ щий мультивибратор 32 и к счетчику 33 прибавляется единица, при этом возникает переполнение счетчика 33 и на его четвертом выходе появляется сигнал неисправности, поступающий на выход неисправности устряойства. Если же блок 2 контроля не зафиксировал неисправности, оеуществляется продолжение исполнения программы.

В предлагаемом устройстве в тех случаях, когда последствия сбоя не устраняются простым повторением микрокоманды, производится запуск узла формирования сигнала восстановления, осуществляощего аппаратную подготовку блока управления операциями для выполнения процесса повторения команды, что расширяет функциональные возможности устройства и снижает затраты времени на восстановление информации. Кроме того, узел синхронизации позволяет не ожидая окончания микрокоманды, на которой произошел сбой, организовать повторное исполнение микрокоманды, что снижает затраты времени работы устройства по сравнению с прототипомо

-f/ 6/jrffA

Г

Похожие патенты SU1027728A1

название год авторы номер документа
Устройство для восстановления работы процессора 1987
  • Заяц Анатолий Моисеевич
  • Яковлев Сергей Владимирович
SU1476467A2
Устройство для контроля выполнения программ на эвм 1986
  • Иванов Анатолий Иванович
  • Гимранов Анрик Фассахович
  • Жиляев Юрий Павлович
  • Жиляев Александр Павлович
SU1383371A1
Устройство для восстановления информации при сбоях в блоках ЦВМ 1983
  • Козлов Владимир Сергеевич
  • Шухов Геннадий Алексеевич
  • Шоханова Ольга Николаевна
  • Воронин Николай Николаевич
  • Перешивкин Александр Александрович
  • Суюнбаев Амандык Бисенович
SU1124314A1
Устройство для восстановления информации цифровых вычислительных машин 1976
  • Волков Альберт Федорович
  • Маркман Лев Борисович
  • Петров Валерий Антонович
  • Савуткин Вячеслав Васильевич
  • Сорокин Генри Клавдиевич
  • Шагулин Владилен Иванович
SU586457A1
Процессор 1984
  • Асцатуров Рубен Михайлович
  • Пронин Владислав Михайлович
  • Хамелянский Владимир Семенович
  • Цесин Борис Вульфович
SU1246108A1
Устройство для восстановления процессора после сбоя 1979
  • Запольский Александр Петрович
  • Безруков Владимир Александрович
  • Шкляр Виктор Борисович
SU857999A1
Имитатор абонентов 1986
  • Кафидов Александр Сергеевич
  • Еременко Людмила Павловна
  • Тараров Михаил Иванович
  • Сорокин Адольф Андреевич
SU1325490A2
Устройство для программного управления 1990
  • Благодарный Николай Петрович
  • Тимонькин Григорий Николаевич
  • Борчук Евгений Михайлович
  • Харченко Вячеслав Сергеевич
  • Ткаченко Сергей Николаевич
SU1784939A1
Микропрограммный процессор 1972
  • Долкарт Владимир Михайлович
  • Евдолюк Юрий Максимович
  • Каневский Михаил Матвеевич
  • Новик Григорий Хацкелевич
  • Степанов Виктор Николаевич
  • Ульянова Елена Константиновна
SU474008A1
Устройство для восстановления работы процессора 1984
  • Пронин Владислав Михайлович
  • Костинский Аркадий Яковлевич
  • Хамелянский Владимир Семенович
  • Цесин Борис Вульфович
SU1191910A1

Иллюстрации к изобретению SU 1 027 728 A1

Реферат патента 1983 года Устройство для восстановления информации цифровых вычислительных машин

1. УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ ИНФОРМАЦИИ ЦИФРОВЫХ ВЫЧИСЛИТР:ЛЬНЫХ МАШИН, содержащее блок управления операциями, блок контроля, регистр отказов, блок дешифрации.отказов, узел формирования сигналов повторения программы, узел формирования сигнала повторения микрокоманды, причем информационные группы входов и выходов блока управления операциями являются группами входов и выходов устройства соответственно группа контролируемых выходов блока управления операциями соединена с входами блока контроля, выходы которого соединены-с информационными входами регистра отказов, выходы которого соединены с группой входов, блока дешифрации отказов, первый и второй выходы которого соединены соответственно с первым и вторым входами узла формирования сигнала повторения микрокоманды, выход которого соединен с первым входом блока управления операциями, второй вход которого соединен с выходом узла формирования сигнала повторения программы, вход которого соединен с третьим входом блока дешифрации отказов, вход которого соединен с выходом блока управления операциями, отличающ ее с я тем, что, с целью повышения быстродействия устройства путем обеспечения возможности повторения выполнения команды, в Herd введены узел формирования сигнала восстановления и блок синхронизации, а состав которого входят генератор импульсов, кольцевой регистр сдвига и первый элемент ИЛИ, причем выход генератора импульсов соединен с входом синхронизации кольцевого регистра сдвига, выходы которого соединены с группами входов синхронизации регистра отказов и блока управления операциями, первый и третий входы которого соединены со§ ответственно с первым и вторым входами первого элемента ИЛИ, выход которо-V (Л го соединен с установочным входом кольцевого регистра сдвига и с входом нулевых установок регистра отказов, второй выход блока дешифрации отказов соединен с входом узла формирования сигнала восстановления, выход которого соединен с третьим входом блока управления операциями, чет вертый выход блока дешифрации отказов является выходом неисправности устройства. 2. Устройство по п. 1, отлича ю щ е 6 с я тем, что узел формирования сигнала повторения микрокоманды содержит ждущий мультивибратор и второй элемент ИЛИ, причем первый и второй входы узла формирования сигнала повторения микрокоманды соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого через ждущий мультивибратор соединён с выходом узла формирования сигнала повторения микрокоманды.

Формула изобретения SU 1 027 728 A1

Л Ж

-е/ /&/jrff

SJif

W3y

г jfo/f

fff ff/гт J cyrfff

у I

/-T

//

ffa iSjfffjry /4гS.г8

./

C7fS jrfffff

/7

QD

1 JJLJ

/y

ff/MJr

V «

fffffOC/mfffjfA ffdffffff

jrjy ff/fI

/:/

г ffAffJ

%

/

ЛVJ

7Л /

ffAtf

X d GAf 5tt 9

/

f

ГЛ /

сГ/

/TS /6/jrffa

0ffg. J

SU 1 027 728 A1

Авторы

Дрель Леонид Исаакович

Мугинштейн Израил Семенович

Даты

1983-07-07Публикация

1982-02-18Подача