Устройство поэлементного фазирования приемников дискретных сигналов Советский патент 1983 года по МПК H04L7/04 

(Л С

УСТРОЙСТВО ПОЭЛЕМЕНТНОГО ФАЗИГОВАНИЯ ПРИЕМНИКОВ ДИСКРЕТНЫХ СИГНАЛОВ по авт. св. PC 527830, о тли чающееся тем, что с целью уменьшения времени вхождения в синхронизм при изменении режима работы аппаратуры, в него введены последовательно соединенные элемент задержки, триггер и дополнительный элемент И, второй вход которого подключен к выходу входного блока, a выход подсоединен к входу элемента задержки и сбросовому входу управляемого делителя, при этом второй вход триггера подключен к входу ждущего Мультивибратора и шине запуск устройства.

о

Од

оь Изобретение относится к электросвязи и может быть использовано в технике передачи дискретной информации, в частности в аппаратуре передачи данных по проводным каналам связи. По основному авт. св. № 527830 известно устройство поэлементного фазирования приемников дискретных сигналов, содержащее последовательно соединенные входной блок, блок управления, управляемый делитель, блок форм рования дополнительных корректирующих импульсов и элемент И, выход которого подключен ко второму входу блока управления, к третьему входу которого подключен выход задающего генератора, а к четвертому и пятом входам - второй и третий выходы управляемо го делителя соответственно, причем ко втором входу элемента И подключен выход ждущего мультивибратораПЗ. Недостаток данного устройства - относительно большое время вхождения в синхронизм. Недостаток обусловлен тем, что управление делителем в начальный момент осуществляется по его счетному входу путем добавления (вычитания) определенного (определяемого блоком формирования дополнительных коррек тирующих импульсов) количества импульсов. Это приводит к затягиванию времени вхождения в синхронизм при включении аппаратуры, величина которого зависит от обьема управляемого делителя и от выбранного коэффициента пропордиоНальности блока формирования допол нительных корректирующих импульсов. Цель изобретения - уменьщение времени вхождения в синх ронизм при изменении режима работы аппаратуры. Указанная дель достигается тем, что в устройство поэлементного фазирования приемников дискретных сигналов, содержащее последовательно соединенные входной блок, блок управления, управляемый делитель, блок формирования дополнительных корректирующих импульсов и элемент И, выход которого подключен ко второму входу блока управления, к третьему входу которого подключен выход задающего генератора, а к четвертому и пятому входам - второй и третий выходы управляемого делителя соотаетственно, причем ко второму входу элемента И подключен выход ждущего мультивибратора, введены последовательно соединенные элемент задержки, триггер и дополнительный элемент И, второй вход которого подключен к выходу входного блока, а выход подсоединён ко входу элемента задержки и сбросовому входу управляемого делителя, при этом второй вход триггера подключен ко входу ждущего мульт1гаибра1юр и шине запуск устройства. На чертеже представлена структурно-электрическая схема устройства поэлементного фазирования приемников дискретных сигналов. Устройство поэлементного фазирования приемников дискретных сигналов содержит задающий генератор,, входной блок 2, блок 3 управления, управляемый делитель 4, блок 5 фррмирования дополнительных корректирующих импульсов, элемент И 6, ждущий мультивибратор 7, элемент 8 задержки, дополнительный элемент И 9 и тр иггер 10. Устройство поэлементного фазирования приемников дискретных сигналов работает следующим образом. При изменении режима работы устройства, например, проведения автономного контроля, смене канала связи, начале сеанса связи и т.д., управляющий сигнал по щине запуска уста навливает триггер 10 в состояние, разрешающее работу дополнительного элемента И 9. Последний выделяет из потока информадионных сигналов ЗВМ (значащий момент восстановления). Фор|ушруемых входным блоком 2, один (первый) ЗВМ и пропускает его на установочный вход управляекюго делителя 4, а затем через элемент 9 задержки устанавливает триггер 10 в исходное состояние. При этом управляемый делитель 4 устанавливается в положение, соответствующее нулевому расхождению фаз между ЗВМ и сигналом с выходом управляемого делителя 4. В дальнейшем подстройка фазы сигнала на выходе управляемого делителя 4 производится блоком 3 управления обычным образом путем добавления на его счетный вход (или вычитания) , одиночных корректирующих импульсов по фронтам входного сигнала, поступающего с-входного блока 2. При этом следует отметить, что рабочее состояние ждущего мультивибратора 7 и элемента 6 И при.запуске устройства влияния на процесс коррекции не оказывает, так как входной сигнал и опорный (с выхода управляемого делителя 4) при этом сфазирован. Однако в случае, если первый ЗВМ оказался ложным из-эа возможного воздействия в канале связи на входной сигнал помехи, тогда и первоначальная установка фазы опорного сигнала будет неверной. . В таком случае с выхода ждущего мультивибратора 7, который запускаетсяуправляющим оюпалом по щине запуска, на вход элемента И 6, поступает сигнал, разрешающий прохождение сигналов подстройки с выхода блока 5 формирования дополнительных корректируюошх импулЫяв на вход блока 3 управления и оттуда на ущ)авляемый делитель 4. Количество добавляемых (вычитаемых) импульсов пропорционально расхождению фаз сигнала от входного

блока 2 и сигнала на выходе управляемого делителя 4 в со ответствии с вмбранныАГ коэффициентом пропорциональности.

В дальнейшем, после окончания действие сигнала со ждущего мультивибратора 7 в установившемся режиме работы, подстройка фазь опорного сигнала производится обычным о тзом путем добавления (вычитания) одиночных

корректирующих, импульсов, поступающих от блока 3 управления на счетный вход управляемого делителя 4.

Технико-зкономический зффект изобретения заключается в том, что устройство. обеспечивает практически мгновенное вхождение в синхронизм аппаратуры передачи данных по первому ЭВМЗапуск