Пороговый элемент Советский патент 1983 года по МПК H03K19/00 

4:

О) QD М Ю

Изобретение относится к автоматике и вычислительНИИ технике и может быть испольэованЬ для построения различных устройств обработки дискретной информации.

Известен мажоритарный логический элемент, содержаиий преобразователи весов на два входа, состоящие из элемента И и элемента ИЛИ с параллельно соединенными входами, блок формирования порога и выходной элемент ИЛИ 1 .

Наиболее близким по технической сущности к предлагаемому является мажоритарный.логический элемент, содержащий два преобразователя весов входов, соединенных с входами блока формирования порога С 2.

Недостатками известных устрюйств являются низкие функциональные возможности и сложность технической реализации.

Цель изобретения - расширение функциональных возможностей и упрощение-устройства.

Для достижения поставленной цели в пороговый элемент, содержащий преобразователь весов входов, соединенный выходами с входами блока формирования порога, введены коммутатор и г регистров памяти, причем информационные выходы коммутатора соединены с входами преобразователя весов входов, подключенного выходами к входам регистров памяти, при этом выходы регистров памяти соединены с дополнительными входами блока формирования порога, а их входы разрешения записи - с соответствующими выходами коммутатора.

На фиг. 1 изображена структурная схемаЪредлагаемого порогового элемента для общего случая; на фиг.2 то же, для случая г 1.

Пороговый элемент (фиг. 1) состоит из коммутатора 1, преобразователя 2 весов п/( + l)t входов, г регистров 3-1 - 3- h памяти и блока 4 формирования порога. Информационные выходы (их число равно 3n/(h + 1)С коммутатора 1 соединены с входами .преобразователя 2 весов входов. Преобразователь 2 весов входов соеди-j нен выходами с входами блока 4 формирования порога и входами регистров 3-1 - 3-г памяти. I Выходы регистров 3-1 -3-t памяти соединены с дополнительными входами блока 4 формирования порога, а входы разрешения записи - с выходами коммутатора 1.

На вход 5 устройства подаются тактовые импульсы, а рыход блока 4 формирования порога подключен к выходной ишне 6. Выходная шина 7 является дополнительным выходом коммутатора 1..

Блок 4 формирования порога может быть выполнен в виде группы элементов И, соединенных выходами с входами элементаИЛИ, а входами - с выходами преобразователя 2 весов вхо дов и регистров 3-1 - 3-г памяти, образуя все неповторяющиеся комбинации весов их выходов, сумма которых равна порогу. Выходы преобразователя 2 весов входов и регистров

10 3-1 - 3-г памяти с весом, равным .порогу (для случаев, когда порог ,a4Jn/(r + 1)Г )/ соединены с входами элемента ИЛИ,

Преобразователь 2 весов входов

15 является многопороговым логическим элементом на Jn /( г + 1) входов, имеющим выходы с весами от w 1 при (r+ DC и /( г + DC при /(г + 1) до

20 тах Р (t- + 1) и ,x

-3 п°/(г + DC при а J h /(г + 1) .

Регистр 3-1 (i 1, 2, ..., г ) . памяти имеет разрядов при , не превышающем числа вхо25. дов в соответствукяцей данному регистру группе входов и W fnin Разрядов в противном случае. Все входы устройства разделены на г +1 групп,. причем (г+ 1)г| /(h+ 1) - п

f. групп имеют J п/( г + 1) f -1 входов,

а остальные группы - h/( г + l)f входов. При подаче разрешающего потенциала на вход разрешения записи регистра 3-i памяти в него записывается код, поступающий в этот момент

35 на информационные входы. Код на выходах регистра 3-i памяти сохраняется до поступления очередного сигнала разрешения записи.

Пороговый элемент функционирует

40 следующим образом.

В исходном сост ояния во все регистр ы 3-1 - 3-г памяти записаны нулевые коды.

АС На вход 5 устройства подаются тактовые импульсы. При этом коммутатор 1 начинает последовательно подключать группы входов к выходам, соединенным с входами лреобразова- теля 2 весов входов. Одновременно

О с подключением i-й группы входов на выходе коммутатора, соединенном с входом разрешения записи i-ro регистра. 3-1 памяти (1 1, 2, ... г ), появляется разрешающий потен55 циал. При подключении на входы преобразователя 2 Власов входов 1-й группы входов устройства на его выходах формируется весовой код, единица на выходе с весом.W которо60 го означает, что на входах преобразователя 2 не менее W единичных потенциалов.вёсово й код с выходов преобразователя 2 поступает на входы регистров 3-1 - 3- памяти и

5 записывается в регистр 3-1, на входе разрешения записи которого имеется разрешающий Потенциал.

Таким образом в течение г тактов в регистры 3-1 - 3-г эаписыва ется весовой код числа единичных потанцйалов в соответствующих группах входов, . . .

На (г + 1)-ом такте на. входы преобразователя 2 подключается последняя { г+ 1)-я группа входов устройства. При этом потенциалы с выхода преобразователя 2 весов входов и выходов регистров 3-1 - 3-г памяти поступают на входы и дополнительные входы блока 4 формирования порога, вызывая на его выходной шине 6 .единичный потенциал, если на входах порогового элемента имеется а или более единичных потенциалов (где а порог), и нулевой потенциал в противном случае.

Об окончании цикла работы порогового логи 1 еского элемента свидетельствует единичный потенциал на выходной шине 7, являющийся дополнительным (г + 1)-ом выходном коммутаторе 1.

В течение длительности раэреша5 ющего потенциала на выходной шине 7 с выходной шины 6 порогового элемента снимается выходной сигнал;

Далее цикл работы порогового элемента повторяется.

0 Таким образом, всякий раз, когда число единичных потенциалов на входе порогового логического элемента больше или равно а на {h + 1)-ом такте работы устройства на его вы5 ходе появляется единичный потенциал.

Предлагаемый пороговый элемент обладает большими функциональными возможностями, так как позволяет Q. реализовать пороговую функцию с любым порогом а от любого числа переменных п .