Дифференцирующее устройство Советский патент 1983 года по МПК G06G7/184 

Изобретение относится к автоматике и вычислительной технике и пре назначено для дифференцирования ана логовых сигналов. Известно дифференцирующее устрой ство, содержащее запоминающие конденсаторы и ключи l . Известно также дифференцирующее устройство, содержащее запоминающие конденсаторы ключи, входной ре зистор, дифференциальный усилитель триггер, элементы.И и ИЛИ-НЕ, фильт высоких частот и .фазовый детектор 2 Общим недостатком известных устройств является пониженная чувствительность при дифференцировании мед ленноизменяющихся сигналов. Наиболее близким к предлагаемому является дифференцирующее устройство, содержащее группу ячеек, памяти каждая из которых соединена управляющим входом с соответствующим выходом распределителя управляющих импульсов, а выходом - с соответствующим входом суммирукяцего усилителя, подключенного выходом через фильтр нижних частот к выходу устройства , причем вход распределителя управляющих импульсов соедине с ши ной тактовой частоты и с выходом элемента задержки, подключенного вх дом к тактовому выходу амплитудного модулятора, соединенного входом с входом устройства, а прямым и проти вофазным информационными выходами с несколькими входами нечетных и четных ячеек памяти соответственно выполненных на магнитных аналоговых усредняющих элементах 2 . Недостатком прототипа является сложность устройства. . Цель изобретения - упрощение уст ройства. Поставленная цель достигается тем, что в дифференцирующем устройстве, содержащем группу ячеек памяти, каждая из которых соединена управляющим входом с соответствую1цим выходом распределителя импульсов, а выходом - с соответствующим входом суммирующего усилителя подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактово|1 частоты, каждая ячейка памяти содержит ключ и запоминающий конденсатор, подключенный первой обкладкой к первой входной устройства, а второй обкладкой - к выходу ячейки памяти и к сигнальному входу ключа, соединенного управляющим входом с управляющим входом ячейки памяти, а выходе - с второй входной клеммой устройства. На чертеже изображена блок-схема дифференцирующего устройства. Устройство содержит группу ячеек 1 памяти, каждая из которых содержит ключ 2 и запоминающий конденсатор 3, подключенный первой обкладкой к первой входной клемме устройства, а второй обкладкой - к выходу ячейки 1 памяти и к сигнальному входу ключа 2, соединенного управл пощим входом с управляющим входом ячейки 1 памяти, а выходом - с второй входной клеммой устройства, ячейка 1 памяти соеди11е ;а управляющим входом с соответстЕьч-;дим выходом распределителя 4 импульсов, а выходом - с соответствующим входом суммируквдего усилителя 5. Выход усилителя 5 через фил-тр 6 нижних ча;.ггот подключен к устройства, з вход распредели7еля 4 соединен с шиной 7 тактовой часхоты. Дифферекцир тотее устройство работает следующим образ9 На входные клемми поступает дифференцируемый аналоговый .сигнал,, а на вход распределр,теля 4 импульсов импульсы тактовой частоты. При этом на выходах распределителя 4 формируется последовательность управляющих импульсов. При поступлении этих импульсов на управляющие входы соответствующих ключей 2 эти ключи открываются (замыкаются), т„е, происходит подключение ссответотвуажгэ-го запоминающего конденсатора 3 к вxoдныIvi клеммам устройства. При этом напряжение на гюдключенном запоминанием конденсаторе 3 стано.йится рав ным входному дифференцируемому напряжению. Все остальное время, т.е. в паузах между подключениям:: к входным клеммам, соответствующие ключи 2 разомкнуты и конденсаторы 3 подхлточены между соответствующими входами суммирующего усилителя 5 и первой верхней на чертеже) входной клеммой. При этом входное напряженке через запоминающие конденсаторы 3 поступает на соответствующие входы суммирующего усилителя 5, который ос тцествляет с-уммирование с раЕньмк коэффициентами передачи по всем входам. Таким образом, Б камсдый -текущий момент времени один из запоминающих конденсаторов 3 вс.-;гда подключен к входным клеммам устройства, в то время как приращения входного напряжения относительно трех запомненных значений через осталь ные запоминающие конденсаторы 3 поступают на входы суммирующего усилителя 5 . Поскольку управлш-ощие импульсы поступают на ключи 2 последовательно, соответственно происхсмит и запсминание конденсаторалми 3 текущих значений входного напряжения,а значит и компенсация ебсо.пютнс1величины входного напряжения в пределах цикла опроса-.записи „ Поэтому в пределах одного цикла- опроса-записи сигнал на выходе суммирующего усилителя 5 равен Vu-t v4 fii:UHHKj, где К - параметр скорости изменения входного сигнала, с, в пределе производнойdUgj/di К2- коэффициент передачи суммирующего усилителя по каждому из входов; 1 - период тактовой частоты, ц - текущий момент времени в пределах периода тактовой частоты; 1 1,2,..., (h - 1) ; М - количество задействованных входов суммирующего усилителя. Изменение напряжения на запомиНснощих конденсаторах 3 носит ступенчато-возрастающий или убывающий (в зависимости от изменения входног сигнала) характер. При этом частота изменения напряжения на каждом из з поминающих конденсаторов 3 соответствует частоте циклов опроса-записи т.е. частоте появления управляющих импульсов на соответствующих выхода распределителя 4. Необходимо отметить, что входное сопротивление сум мирующего усилителя 5 по каждому из входов должно составлять десятки-со ни мегаом (и более) с тем, чтобы не происходил подзаряд запоминающих конденсаторов 3 входными токами ус лителя при подключении запоминающих конденсаторов 3 между первой входно клеммой и соответствующими входами суммирующего усилителя 5. Сигнал с выхода суммирующего усилителя 5 пос тупает на вход фильтра 6 нижних частот, где происходит его сглаживание, и с выхода фильтра 6 подается на выг ход устройства. При значении.производной равном нулю или при изменении знака производной соответственно становится равным нулю или изменяет знак и величину сигнал с выхода устройства. Паразитная постоянная времени при этом всегда неизменна и составляет.p J(H-0. Чувствительность устройства определяется количеством запоминающих конденсаторов и ключей, периодом тактовой частоты и коэффициентом усиления суммирующего усилителя, причем при увеличении количества запоминающих конденсаторов и управляемых ключей улучшаются технические характеристики устройства. Испытания макета устройства показали, что при скорости изменения входного сигнала 15 мкВ/с уровень выходного сигнала составляет около 1В(, t 0,1 с), паразит- ная постоянная,времени - менее 1с. Изменяя период тактовой частоты можно осуществлять измерение производных в динамическом диапазоне до 200 дБ. Таким образом, предлагаемое устройство вследствие конструктивного совмещения выполнения операций запоминания значений входного напряжения и формирования приращений относительно этих запомненных значений более просто в технической реализации, по сравнению с прото- , типом.

ДИФФЕРЕНЦИРУЮВдаЕ УСТРОЙСТВО, содержащее группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя импульсов, а выходом - с соответствующим входом суммирующего усилителя, подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактовой частоты, о т л и ч а тем, что, с целью ю щ е е с я упрощения устройства, каждая «гейка памяти содержит ключ и эапсминанжшй конденсатор, подключенный первой обкладкой к первой входной клемме устройства, а второй обкладкой - к выходу ячейки памяти и к сигнальному i входу ключа, соединенного управляющиь входом с управляющим входом ячейки памяти, а выходом - с второй входной клеммой устройства. d