(54) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОГО ДИФФЕРЕЩИРОВАНИЯ
название | год | авторы | номер документа |
---|---|---|---|
Аналоговое запоминающее устройство | 1983 |
|
SU1104586A1 |
Устройство для определения приращений напряжения | 1981 |
|
SU982016A1 |
Аналоговое запоминающее устройство | 1979 |
|
SU864342A1 |
Аналоговое запоминающееуСТРОйСТВО | 1979 |
|
SU809392A1 |
Логарифмический аналого-цифровой преобразователь | 1982 |
|
SU1042036A1 |
Аналоговое запоминающее устройство | 1979 |
|
SU841057A1 |
Множительно-делительное устройство широтно-модулированных сигналов | 1983 |
|
SU1095196A1 |
Квазистатическое счетное устройство на МДП-транзисторах | 1986 |
|
SU1319255A1 |
Устройство для определения логарифма отношения двух напряжений | 1982 |
|
SU1103249A1 |
Аналоговое запоминающее устройство | 1979 |
|
SU873278A1 |
Изобретение относится к вычислигельной технике и может использоваться в ин формационно-измерительных системах раз личного назначения. Известно устройство для цискретного дифференцирования, работающее по принципу поочерециого заряжания запоминающих кснаенсаторов и выделения разнос.ги запомненных значений, содержащее №а конденсатора, подключенные первыми обкладками к входу, а вторыми - к входам суммирующего уси.лителя и через ключи - к шине нулевого потенциалаГ1. Недостаток этого устройства заключается в необходимости использования активного элемента - усилителя - для выделения приращения и в необходимости последующей демодуляции сигнала производной. Наиболее близким по технической сущ ности к предлагаемому является устройство, содержащее три запоминающих кондерсатора с ключами, соединяющими их обкладки с входом, щиной нулевого потенциала и с выходом С2. Недостатком такого устройства является относительная сложность схемы. Цель изобретения - упрощение. Поставленная цель достигается тем, что в устройстве для дискретного пкфференцирования содержащем два запоминающих кснденсат(а, первая обкладка первого из которых соединена через первый ключ с щиной нулевого потенциал1з и через второй ключ - с выходом устройства, а первая обкладка второго запоминающего конденсатора соединена через третий ключ с шиной нулевого потенциала и через четвертый ключ - с выходом устройства, причем управляющие входы первого и четвертого ключей соединены с щиной первой тактовой последовательности импульсов, а управляющие входы второго и третьего ключей соединены с шиной второй тактовой последовательности импульсов, противофазной по отношению к первой тактовой послецо
Авторы
Даты
1982-05-15—Публикация
1980-07-03—Подача