Устройство синхронизации с дискретным управлением Советский патент 1983 года по МПК H04L7/00 

2, Устройство по п. 1, отличающееся тем, что формирователь входных импульсов содержит инвертор, шесть элементов И, два триггера и элемент ИЛИ, при этом первые входы первого и второго элементов И объединены и являются вторым входам формирователя входных импульсов, первым входом которого является второй вход первого элемента И и инвертора, выход которого подключай к второму входу второго -элемеита И, аВЫХОДЫ первого и второго элементов И подключены к входам первого триггера , первый выход которого подключен к первым входам третьего и. шестого элементов И, второй выход первого триггера подключен к первым входам четвертого и пятого элементой И, а выходы третьего и четвертого элементов И подключены к входам второго триггера, выходы которого подключены к вторым входам пятого и шестого элементов И, выходы которых подключены к входам элемента ИЛИ, причем объединенные вторые входы третьего и четвертого элементов и являются третьим входом фор 1ирователя входных гошульсов, выходом которого является выход элемента ИЛИ.

Изобретение относится к технике передачи дискретных сообщений, и может быть использовано при соэдании устройств обработки дискретных сообщений.

Известно устройство синхронизации содержащее последовательно соединенные входной блок, фаэовый дискриминатор, блок переменного коррекционного эффекта, усредняющий элемент,. блок управления и делитель, выходы . которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора подключен к третьему входу блока управления 1j.

Однако указанное устройство обладает низкой помехоустойчивостью.

Наиболее близким к предлагаемому является устройство синхронизации с дискретным управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовый дискриминатор, блок управления и делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый вход формирователя входных импульсов является входом устройства 2j.

Недостатком известного устройства является низкая помехоустойчивость.

Цель изобретения - повышение помехоустойчивости.

Указанная цель достигается тем, что в устройство синхронизации с дискретньлл управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовьЛ дискриминатор, блок управления и

делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый выход формирователя входных импульсов является входом устройства, введены два блока задержки, причем

второй выход преобразователя подключен к второму входу формирователя входных импульсов и через первый блок задержки к четвертому входу блока управления, первый выход преобразователя через второй блок задержки подключен к третьему входу формирователя входных импульсов.

Кроме того, формирователь вход-/ ньпс импульсов содержит инвертор,

шесть элементов И, два триггера

и элемент ИЛИ, при этом первые входы первого и второго элементов и. объединены и являются вторьм входом формирователя входных импульсов, первым.

входом которого является второй вход первого элемеита И и инвертора, выход которого подключен к второму входу второго элетлента И, а выходы первого и второго элементов И подключены к входам первого триггера, первый выход которого подключен к первым входам третьего и шестого элементов И, второй выход первого триггера подключен к первым входги четвертого

и пятого элементов И, а выходы

третьего и четвертого элементов И подключены к входам второго триггера, выходы которого подключены к вторым входам пятого и шестого элементов

И, ВЫХОД : которых подключены к входам элемента ИЛИ, причем объединенные вторые входы третьего и четвертого элементов И являются третьим

входом формирователя входных импульсов, выходом которого является выход элемента ИЛИ.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - временные диаграммы, работы устройства.

Устройство синхронизации с дискреным управлением содержит формирователь 1 входных импульсов, фазовый дискриминатор 2, делитель 3.частоты задающий генератор 4, преобразователь 5, блок 6 управления, формирователь 1 входных импульсов содержит инвертор 7, первый и второй .элементы И 8 и 9, первый триггер 10, третий и четвертый элементы И 11 и 12, второй триггер 13, пятый и шестой элементы И 14 и 15, элемент ИЛИ 16, фазовый дискриминатор 2 содержит элементы И 17 и 18, делитель 3 частоты содержит триггер 19, предварительный делитель 20, первый и второй блоки 21 и 22 задержки, блок б управления содержит элемент 23 запрета элемент И 24, элемент ИЛИ 25.

Устройство работает следующим образом.

Синусоидальное напряжение с задающего генератора с частотой f jp 2К В (фиг. 2 а J поступает на вход преобразователя 5, с двух выходов которого выдаются две импульсные последовательности с периодом Т и длительностью импульсов Т сдвинутые друг .относительно друга (фиг. 2 О и Ь ) . №тульсная последовательность с второго выхода преобразователя 5 (фиг. 2 5 ) подается на первые входы первого и второго элементов И. 8 и 9, формироэа.тель 1 входных импульсов и на первый блок 21 задержки на Т (например, дифференцирующая цепь с инвертором) С выхода первого блока 21 задержанная импульсная последовательность (фиг. 2 г) поступает на элемент Запрет 23 блока 6 управления. С первого выхода преобразователя 5 импульсная последовательность (фиг, 2 6) подается на элемент И 24 блока 6 5шравления, а также через второй блок 22 задержки ни вторые входы третьего и четвертого элементов И 11 и 12 формирователя 1 входных импульсов (фиг. 2§|) .

Таким образсяи, в устройстве формируются четыре импульсные последовательности с периоде Т и длительностью импульсов у сдвинутые относительно друг друга на С Сфиг. 2l), 0,5 Т (фиг. 26J и 0,5 Т +Т(фиг. 29

Формирователь 1 входных импульсов работает следующим образс л.

Входной сигнал (фиг. 2е) подается на второй вход первого элемента И 8, а через инвертор 7 (фиг. 2) на второй вход второго элемента И 9.

На первые входы первого и второго элементов И 8 и 9 поступает с преобразователя 5 импульсная последовательность (фиг. 25) . Полученные на их выходе отрезки импульсных последовательностей (фиг. 2 U и J ) подаются на входы первого триггера 10, запускаемого первыми импульсами этих отрезков. На выходе первого триггера 10 получается копия входного сигнала (фиг. 2 К и Л) , фронты импульсов которой определяются импульсами последовательностей (фиг. 2) . Эти копии поступают на первые входы третьего и четвертого элементов И 11 и 12, на вторые входы которых подаются с второго блока 22 задержки импульсные последовательности (фиг. 2) , сдвинутые относительно первой (фиг. 25) на 0,5 Т + f.

. Полученные на выходе третьего и четвертого эЛементов И 11 и 12 отрезки импульсных последовательностей (фиг. 2 лл и н)подаются на входы второго триггера 13, на выходах котрого получается, вторая копия входного сигнала (фиг. 2 сг и tt), сдвинутая относительно первой на 0,5 Т -f С . Первая и вторая копии входного сигнала поступают попарно на входы пятого и шестого .элементов И 14 и 15 таким образом, что на пятый элемент И 14 подается первая копия входного сигнала с выхода О первого триггера 10 (фиг. 2 Л и йторая копия с выхода 1 второго триггера 13 -(фиг. 2 oj , а на Juecтoй элемент И 15 - соответственно с других выходов обоих триггеров 10 и 13 (фиг. 2 К и п ) ,

Таким образом, на выходе пятого и шестого элементов И 14 и 15 получаются стробы переднего и заднего фронтов входного сигнала (фиг. 2 р. и с) , которые суммируются в элементе ИЛИ 16 (фиг. 2т)и подаются на элементы И 17 и -18 фазового дискриминатора 2.

На входы элемента 23 Запрет и элемента И 24 блока 6 управления поступают синхронные фронтовые стробы с фазового дискриминатора 2 и импульсные последовательности с периодом Т и длительностью С с преобразователя 5 Сфиг. 2 ti) и первого блока 21 задержки (фиг. 2 L) . Таким образсм, фро 1товый строб охватывает и запрещаемые и разрешаемые импульсы, причем запрещаемые импульсы- запаздывают относительно переднего фронта строб на Т , а задний фронт разрешаемого импульса совпадает с задним фронтом строба.

Таким образом, обеспечивается пс ехоустойчивая работа устройства при любых соотношениях фаз входного сигнала и ВЧ импульса.