Устройство для управления прерыванием программ Советский патент 1984 года по МПК G06F9/48 

Изобретение относится к вычислительной технике и может быть использовано в система:; для управления доступом к коллективно используемому ресурсу с разноприоритетно очередностью. Известно устройство для управления прерываниями, содержащее.14-ра рядные регистр прерываний, регистр блокировки запросов, узел выбора приоритета, регистр очередности запросов и регистр деблокировки, причем запросы, пришедшие за время действия блокировки, записываются в регистр очередности запросов. Недостатком этого устройства яв ляется то, что возможна потеря повторных запросов, так как они временно не фиксируются на период действия блокировки. Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство управления прерывателем программ, содержащее в каждом разряде триггер заявки, узел анализа приор тета, выходной триггер. Недостаток устройства состоит в том, что старший по приоритету запрос может прервать обслуживание младшего запроса, не дав ему обслу житься до конца. Цель изобретения - повышение на дежности функционирования. Доставленная цель достигается тем, что в устройство для управления прерыванием программ, содержащее первую и вторую группы триггеров и первую группу элементов И, причем информационные входы триггеров первойгруппы соединены с соответствующими запросными входами устройства, введены вторая группа элементов И и третья группа триггеров, причем а-вход каждого триггера третьей группы соединен с прямым выходом соответствующего триггера первой группы, К-вход сое динен с шиной нулевого потенциала, прямой выход каждого триггера трет группы соединен с соответствующим выходом приоритета устройства, а синхровход подсоединен к выходу со ответствующего элемента И первой группы, первый вход которого подсоединен к первому тактовому входу устройства, а второй вход - к инверсному выходу соответствующего триггера второй группы, единичный вход которого соединен с соответст ющим входом сброса и с нулевым входом соответствующего триггера первой группы, а нулевой вход соед нен с выходом элемента И второй группы последнего разряда, первый вход каждогр элемента И второй гру пы соединен с инверсным выходом со ветствующего триггера третьей группы, нулевой вход каждого из которых, кроме первого разряда, соединен со вторым входом элемента И второй группы этого же разряда и выходом элемента И второй группы предыдущего разряда, второй вход элемента И второй группы первого разряда соединен со входом общего сброса устройства и нулевым входом триггера третьей группы этого же разряда, третий вход элемента И второй группы последнего разряда является вторым тактовым входом устройства. На фиг.1 представлена структурная схема устройства; на фиг.2 временная диагра лма сигналов, подаваемых на входы устройства. Устройство для управления прерыванием программы содержит первую группу триггеров 1, вторую группу триггеров 2, единичный вход каждого из которых соединен с нулевым входом соответствукидего триггера 1 первой группы и с соответствующим входом сброса 3, третью группу триггеров 4, причем прямой выход каждого триггера соединен с. выходом 5 приоритета устройства, К-вход подсоединен к нулевой шине, о-вход соединен с прягФим выходом каждого триггера 1 первой группы, синхровход соединен с выходом каждого элемента И б первой группы, первый вход которого соединен с первым тактовым входом 7 устройства, а второй вход соединен с инверсным выходом триггеров 2 второй группы, нулевой вход каждого триггера 4 третьей группы соединен с первым входом каждого элемента И 8 второй группы, а инверсный выход каждого триггера 4 третьей группы соединен со вторым входом каждого элемента И 8 второй группы, выход которого соединен с нулевым входом каждого триггера 4 (кроме последнего разряда) третьей группы, выход элемента И 8 второй группы последнего разряда подсоединен к нулевому входу триггеров 2 второй группы, третий вход элемента И 8 второй группы подключен ко второму тактовому входу 9 устройства, первый вход элемента И второй группы первого разряда соединен с входом сброса 10 устройства, единичный вход каждого триггера первой группы соединен с соответствующим запросным входом 11 устройства. Устройство работает следуюмим образом. В исходном состоянии все триггеры устройства находятся в нулевом состоянии. По первому тактовому входу 7 подаются импульсные сигналы с периодом, равным времени обслуживания одного запроса, по второму тактовому входу 9 подаются сиг налы с некоторой задержкой относительно первого сигнал.а. Временная диаграмма сигналов, подаваемых н входы устройства, приведена на фиг.2. При поступлении запросов по входам 11 устанавливаются в состояние логической 1 соответствующи триггеры 1 первой группы. По заданному фронту тактового сигнала, подаваемого по входу 7, эти запросы переписываются в соответствую.щие триггеры 4 третьей группы, i затем старший триггер третьей группы из всех принявших запрос обнуляет по цепочка элементов И 8 второй группы все младшие триггеры и, таким образом, сигнал разрешения оста ся на одном выходе, соответствующем этсму старшему триггеру третьей гру пы. После обслуживания очередного запроса обслуживающее устройство по дает сигнЕш сброса по соответствуютему входу сброса 3, которым обнуля ется триггер 1 первой группы обслуженного запроса и вводится соответствуюпшй триггер 2 второй группы который запрещает через элемент И 6 первой группы перезапись повторно пришедшего запрос с триггера 1 пер ваК группы на трйгге| 4 третьей грушш Сигнал общего сброса, подаваемый обслуживающим устройством по входу 10, после завершения обслуживания каждого запроса обнуляет через чепочку элементов И 8 второй группы все триггеры 4 третьей группы, подГотавливая их тем самшл к очередной переписи запросов. После того, как все первые поступившие запросы обслужатся, и после очередного тактового импульса по входу 7 ни на одном триггере не будет требования, т.е. на первом и втором входах элемента И второй группы последнего разряда будет логическая . , очередной тактовый импульс по входу 9 обслужит все триггеры 2 второй группы. Введение третьей группы триггеров и предложенная организация схемы устройства исключают возможность прерывания обслуживания младшего запроса в момент прихода в первый раз старшего запроса, поскольку пришедший запрос на триггере 1 первой группы не будет вмешиваться в очередность обслуживания до тех пор, пока он не будет переписан на триггер 4 третьей группы и осуществляется запоминание в течение всего Времени обслуживания, независимо от того, поступили ли новые, запросы.

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРьтАНИЕМ ПРОГРАММ, содержащее первую и вторую группы триггеров и первую группу элементов И, причем ииформационные входы триггеров первой группы соединены с соответствующими запросными входами устройства, отличающееся тем, что, с целью повьидения надежности Функционирования, устройство содержит вторую группу элементов И и третью группу триггеров, причем J - вход кглдого триггера третьей группы соединен с прямым выходом соответствующего триггера первой группы,К-вход соединен с шиной нулевого потенцигша устройства, прямой выход каждого триггера третьей группы соединен с соответствунлцим выходом приоритета устройства, а синхровход соединен с выходом соответствующего элемента И первой группы, первый вход которого подсоединен к первому тактовому вход устройства, а второй вход - к инверсному выходу соответствукицего триггера второй группы, единичный вход которого соединен с соответствующим входом сброса и с нулевым входом соответствующего триггера первой группы, а нулевой вход - с выходом элетлента И второй группы последнего разряда, первый вход каждого элемента И второй группы соединен с инверсным выходом соответствующего триггера третьей группы, нулевой вход каждого из кото(О рых, кроме триггера первого разряда, соединен со вторь л входом элемента И второй группы этого же разряда и выходом элемента И второй § группы предыдущего разряда, второй вход элемента И второй группы первого разряда соединен со входом общего сброса устройства и с нулевым входом триггера третьей группы этого же разряда, третий вход элеО) мента И второй группы последнего разряда является вторым тактовым входом устройства. 01