Устройство для исправления одиночных и обнаружения многократных ошибок Советский патент 1984 года по МПК H03M13/51 

00

05

сл

СП

Изобретение относится к передаче данных и может использоваться в устройствах защиты от ошибок аппаратуры передачи данных,

По основному авт.св. № 566375 известно устройство для исправления одиночных и обнаружения многократных ошибок, содержащее сумматор по модулю два, к входам которого подключены выходы накопителя и датчика одиночных ошибок соответственно, выход сумматора по модулю два подключен к управляющему входу ключа через блок обнаружения ошибок, а к информационному входу ключа непосредственно, управляющий вход которого соединен с входом датчика одиночных ошибок, а также элемент ИЛИ, при этом к входу накопителя подключен выход элемента ИЛИ, к одному из входов которого подключен выход ключа, управляющий вход которого соединен с дополнительным входом накопителя Qi.

Недостатком известного устройства для исправления одиночных и обнаружения многократных ошибок является низкое быстродействие, обусловленное затратой времени на формирование датчиком одиночных ошибок нулевого вектора ошибки на анализ комбинации блоком обнаружения ошибок.

Цель изобретения - уменьшение времени исправления и обнаружения ошибок в кодовой комбинации.

Указанная цель достигается тем, ,что в устройство для исправления одиночных и обнаружения многократных ошибок, содержащее сумматор по модулю два, к входам которого подключены выходы накопителя и датчика одиночных ошибок соответственно, выход сумматора по модулю два подключен к управляющему входу ключа через блок обнаружения ошибок, а к информацион7 ному входу ключа непосредственно, управляющий вход которого соединен с входом датчика одиночных ошибок, а также элемент ИЛИ, при этом к входу накопителя подключен выход элемента ИЛИ, к одному из входов которого подключен выход ключа, управляющий вход которого соединен с дополнительным входом накопителя, введены второй элемент ИЛИ, элемент НЕ, при этом управляюпщй вход ключа соединен с дополнительным входом накопителя через введенные последовательно соединенные третий элемент ИЛИ и триггер, к второму входу которого подключен выход элемента НЕ, вход которого подключен к выходу блока обнаружения ошибок, вход которого подключен к выходу сумматора по модулю два через второй элемент ИЛИ, вторрй вход которого подключен к информационному входу первого элемента ИЛИ, при этом второй вход

третьего элемента ИЛИ является установочным входом устройства.

На чертеже представлена структурно-электрическая схема устройства для исправления одиночных и обнаружения многократных ошибок.

Устройство содержит сумматор 1 по модулю два, накопитель 2, датчик 3 одиночных ошибок, ключ 4, 0 блок 5 обнаружения ошибок, элементы ИЛИ 6-8, элемент НЕ 9, триггер 10, установочный вход 11.

Устройство для исправления одиноч ных и обнаружения многократных оши5 бок работает следующим образом.

В исходном состоянии на установоч ный вход 11 подается единичный сигнал, который через элемент ИЛИ 7 .

д поступает на счетный вход триггера 10 и устанавливает его в единичное со- стояние. Принятая комбинация через элементы ИЛИ 6 и 8 вводится соответственно в накопитель 2 и блок 5.:Во

время заполнения накопителя 2 блок 5 анализирует принятую комбинацию.

При обнаружении ошибки на выходе блока 5 появляется единичный сигнал, который через элемент ИЛИ 7 поступает на счетный вход триггера 10,

0 триггер 10 выдает разрешающий импульс для снятия комбинации из накопителя 2 получателем и устанавливается в нулевое состояние.

5 Если в первом цикле проверки блок 5 обнаруживает ошибку, то на выходе блока 5 образуется нулевой сигнал, который инвертируется элементом НЕ 9. Единичный сигнал, по0 ступая с выхода элемента НЕ 9 на нулевой вход триггера 10, устанавливает последний в нулевое состояние.. Далее комбинация вьвдается на проверку второй раз, но уже из накопитес ЛЯ 2 на сумматор 1. На сумматоре 1 на комбинацию накладывается вектор ошибки, формируелий датчиком 3, и результат с выхода сумматора 1 через элемент ИЛИ В поступает в блок 5. При обнаружении ошибки на выходе блока 5 вновь появляется нулевой сигнал, инвертируемый элементом НЕ 9. Триггер 10 остается в нулевом состоянии и комбинация из накопителя 2/ выдается второй раз с наложением оче5 редного вектора одиночной ошибки и анализом в блоке 5. Процесс формирования различных векторов одиночных ошибок происходит до первого необнаружения ошибки, но не более tf раз,

0 Если при очередной проверке оиибка в анализируемой комбинации не обнаруживается, то блок 5 выдает единичный сигнал на ключ 4 и датчик 3 непосредственно, а на счетный вход

5 триггера 10 - через элемент ИЛИ 7.

Ключ 4 открывается, триггер 10 переходит в единичное состояние, а датчик 3 видает вектор ошибки, аналогичный предыдущему. При очередной выдаче комбинации из накопителя 2 на сумматоре 1 происходит исправление ошибки. Исправленная комбинация через последовательно соединенные ключ 4 и элемент ИЛИ 6 вводится в накопитель 2 и одновременно через элемент ИЛИ 8 в блок 5. После анализа комбинации единичный сигнал необнаружения ошибки с выхода блока 5 поступает через элемент ИЛИ 7 на счетный вход триггера 10. Триггер 10 выдает единичный импульс для снятия исправленной комбинации из накопителя 2

получателем и устанавливается в нулевое состояние.

Если в течение (h+1) проверок отождествления комбинации с кодовой не происходит, то блок 5 вырабатывает сигнал ошибка,

Техника-экономическая эффективность изобретения заключается в уменьшении времени исправления и обнаружения ошибок в кодовой комбинации, что позволяет повысить скорость передачи информации в высокоскоростных каналах передачи данных или уменьшить количество каналов при передаче одинакового объема информации за одно и то же время.

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОДИНОЧНЫХ И ОБНАРУЖЕНИЯ МНОГОКРАТНЫХ ОШИБОК по авт.св. 566375, о т л ич ающее с я тем, что, с цельюуменьшения времени исправления и ВыхоЗ обнаружения с«иибок в кодовой комбинации, в него введены второй элемент ИЛИ, элемент НЕ, при этом управляющий вход ключа соединен с дополнительным входом накопителя через введенные последовательно соединенные третий элемент ИЛИ и триггер, к второму входу которого подключен выход элемента НЕ, вход которого подключен к выходу блока обнаружения ошибок, вход которого подключен к выходу сумматора по модулю два через второй элемент ИЛИ, второй вход которого подключен к информационному входу первого элемента ИЛИ, второй вход третьего элемента ИЛИ является установочным входс л устройства. д S (Л CZ Ошибка