: . 1 , Изобретение относится к технике связи и может быть использовано в уст ройстве, предназначенном для запдаты от ошибок аппаратуры передачи данных. По основному авт. св. № 515295 известно устройство, содержащее последовательно соединенные накопитель, сумматор по модулю два и блок обнаружения ошибок, выход которого подключен к управляющим входам датчика одиночных ощибок и ключа, к информационному входу которого подключен выход сумматора по модулю два, а выход датчика одиночных ошибок подключен к вто рому входу сумматора по модулю два. Недостатком известного устройства являются значительные потери времени при поиске требуемого вектора опшбки путем суммирования по модулю два принятой искаженной кодограммы с множеством комбинаций векторов ошибки, что существенно снижает скорость использования одиночных ошибок, а в целом уменьшает быстродействие устройства. Цель изобретения - првьшение быстродействия устройства. Для достижения поставленной цели в устройство для исправления одиночных и обнаружения многократных ошибок, содержащее последовательно соединенные накопитель, сумматор по модулю два и блок обнаружения ошибок, выход которого подключен к управляющим входам датчика одиночных ошибок и ключа, к информационному входу которого подключен выход сумматора по модулю два, а выход датчика одиночных ошибок подключен к второму входу сумматора, по модулю два, введен блок выбора векторов ошибок, ко входу которого подключен выход накопителя, а выходы блока выбора векторов ошибок подключены к соответствующим входам датчика одиночных ошибок. На чертеже приведена структурная электрическая схема устройства. 38 Устройство содержит сумматор 1 по модулю два, к входам которого подключены выходы накопителя 2 и датчика 3 одиночных ошибок. Выход сумматора.1 подключен к информационному входу ключа 4 и через блок 5 обнаружения ошибок к управляющим входам ключа и датчика -3 одиночных ошибок. Выход накопителя 2 дополнительно подключен к входу блока 6 выбора векторов ошибок, выходы которого соединены с соответствукмцими входами датчика 3 одиночных ошибок. Накопитель 2 выполнен п-разрядным, где п - число элементов передаваемой комбинации. Блок 6 выбора векторов ошибок выполнен в виде преобразователя кода в номер вектора ошибки, заведомо поставленный в соответстие с принимаемой искаженной комбинацией. Устройство работает следуйэщим образом. Принятая п-разрядная .комбинация записывается в накопитель 2, откуда через сумматор. 1 поступает в блок 5 для возможного обнаружения ошибки. При необнаружении ошибки в комбинации блок 5 обнаружения ошибок выдает сигнал на управляющий вход ключа 4 и ком бинация , вызванная во второй раз из накопителя 2, через ключ 4 поступает на выход устройства.. В этом случае датчик 3 одиночных ошибок не работает что равносильно подаче на второй вход сумматора 1 нулевого вектора ошибки. При обнаружении ошибки в комбинации после первой ее выдачи с,блока 5 обнаружения оишбок подается управляющий сигнал на ключ 4 и датчик 3 одиночных ошибок. Ключ 4 в это время закрыт. Теперь комбинация, вызванная в второй раз из накопителя 2, суммируется по модулю два в сумматоре 1с вектором ошибки, поступающим из датчика 3 одиночных ошибок при поступлении управляющего сигнала с блока 5 обнаружения ошибок, поставленному в соответствие конкретной искаженной комбинации и предназначенного для исправления одиночной ошибки. Так как к этому времени блок 6 выбора векторо ошибок по поступившей в него информа.дии из накопителя определяет вектор ошибки, который необходимо запросить из датчика 3 одиночных опшбок. С выхода сумматора I по модулю два резуль 4 тирующая комбинация поступает на вход блока 5 рбнаружения ошибок для ее окончательной проверки с учетом ис;правленной одиночной ошибки. При этом могут возникнуть два случая. В первом случае блок 5 вновь обнаруживает ошибку в комбинации. Это означает, что вновь обнаруженная ошибка относится к разряду многократных и поэтому не подлежит исправлению в данном- устройстве..На выходе блока 5 появляется сигнал ОШИБКА, означа.ющий, что обработка принятой комбинации закончена. Во втором случае блок 5 не обнаруживает ошибки. Следовательно, ошибка была одиночной, она исправлена и комбинация может быть отнесена к разрешенной. Поэтому сигнал с выхода блока 5 обнаружения ошибок на датчик 3 одиночных ошибок не подается, но открывается ключ 4 и вызванная в третий раз из накопителя 2 комбинация суммируется в сумматоре 1 с ранее выбран- , ным и запомненным в датчике 3 вектордм ошибки и через ключ 4 поступает на выход устройства. Таким образом исправл ение одиночной ошибки в принятой искаженной комбинации и выдача разрешенной комбинации на выход устройства выполнено предлагаемым устройством за три обращения к накопителю 2. Таким образом, управление датчиком одиночных ошибок принимаемыми устройством комбинациями позволяет значительно увеличить быстродействие устройства. Формула изобретения Устройство для исправления одиночных и обнаружения многократных ошибок по авт. св. № 515295, отличающее с я тем, что, с целью повышения быстродействия устройства, в него введен блок выбора векторов ошибок, ко входу которого подключен выход накокопителя, а выходы блока выбора векторов ошибок подключены к соответствующим входам датчика ошибок. Источники информации принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 515295, кл. Н 04 L 1/10, 1974 (прототип) .
Вход
Otutiff
к&
название | год | авторы | номер документа |
---|---|---|---|
Устройство для исправления одиночных и обнаружения многократных ошибок | 1982 |
|
SU1078655A2 |
Устройство для исправления одиночных и обнаружения многократных ошибок | 1983 |
|
SU1162053A1 |
Устройство для исправления одиночных и обнаружения многократных ошибок | 1974 |
|
SU515295A1 |
Система передачи данных по каналам с обратной связью | 1980 |
|
SU966923A1 |
Устройство для исправления одиночных и обнаружения многократных ошибок | 1982 |
|
SU1061275A1 |
Устройство для исправления ошибок в кодовой комбинации | 1977 |
|
SU634469A1 |
Устройство для исправления и обнаружения ошибок | 1978 |
|
SU687612A1 |
Устройство для обнаружения и исправления ошибок в кодовой комбинации | 1976 |
|
SU604170A2 |
Устройство для коррекции ошибок в блоках памяти | 1982 |
|
SU1086460A1 |
Устройство для исправления ошибок в кодовой комбинации | 1984 |
|
SU1202057A1 |
NJ/V -М/
/
Быход
Авторы
Даты
1981-11-30—Публикация
1980-03-26—Подача