Устройство для демодуляции двоичных сигналов Советский патент 1984 года по МПК H04L27/22 

Изобретение относится к технике радиосвязи и может использоваться в системах передачи дискретной информации по каналам связи с расс.еянием энергии принимаемых сигналов во времени и ро частоте.

Известно устройство для демодуляции двоичных сигналов, содержащее расщепитель сигнала на низкочастотfibie компоненты, выход которого соединен с входом линии задержки с N отводами, один из выходов которой соединен со входом блока оценки импульсной реакции канала, выходы которого соединены с вторыми входами первых и вторых перемножителей, вы,ходы которых соединены с входами соответствующих N сумматоров, сдвигающих регистр, выходы которого соединены с первыми входами соответствующих первых перемножителей, схему геометрического сложения, выход которой через дополнительный сумматорсоединен с входом дискриминатора минимума, N вычитающих устройств, первые входы которых соединены с выхода.ми линии задержки, вторые входы соединены с выходами сумматора, а выходы вычитающих устройств соединены с входами схемы геометрического сложения, реле, ключ и счетчик, вытходы которого соединены с первыми входами соответствующих вторых перемножи т;елей, причем выход дискриминатора минимума соединен с первым входом ключа, .выход которого через реле соединен с входом сдвигающего регистра, а соответствующий выход счетчика соединен с вторым входом ключа t1 .

Однако известное устройство имеет низкое быстродействие.

наиболее близким по технической сущности к предлагаемому является устройство для демодуляции двоичных сигналов, содержащее расщепитель сигнала на низкочастотные компоненты, выхбй которого подключен к входу многоотводной линии задержки, выходы которой соединены с одними входами сумматоров и с входом блока оценки ш тульсной реакции канала связи,выходы которого соединены с первыми входами перемножителей,выходы которых подключены к другим входам сумма торов,выходы которых соединены с вхо дами блока геометрического сложения выход которого подключен к первому дискриминатора,при этом выходы регистра сдвига соединены с вторыми входами одних перемножителей, а вторые входы других перемножителей соединены с выходами блока формирования комбинаций двоичных символов, соответствующий выход которого подключен к первому входу регистра сдвига С2 .

Недостатком указанного устройства является низкое быстродействие. Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для демодуляции двоичных сигналов, содержащее расщепитель сигнала на низкочастотные компоненты, выход которого подключен к входу многоотводной линии задержки, выходы которой соединены с одними входами сумматоров и с входом блока оценки импульсной реакции канала связи, выходы которого соединены с первыми входами перемно5 жителей, выходы которых подключены к другим входам сумматоров, выходы которых соединены с входами блока геометрического сложения, выход которого подключен к первому входу дискри0 минатора, при этом выходы регистра сдвига соединены с втОрыми входами одних перемножителей,а вторые входи других перемножителей соединены с выходами блока формирования комбинаций

5 двоичных символов,соответствующий выход которого подключен к первому входу регистра сдвига,введены триггер и распределитель, выходы которого подключены к одним входам блока форми0 рования комбинаций двоичных символов и к первому входу триггера, второй вход которого соединен с выходом дискриминатора, второй вход которого соединен.с вторым входом регистс ра сдвига, с тактовым входом распределителя и с тактовьом входом блока . формирования комбинаций двоичных символов, другой вход которого, соединен с выходом триггера.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для демодуляции двоичных сигналов содержит расщепитель 1 сигнала на низкочастотные компоненты, многоотводную линию 2 задержки, блок 3 оценки импульсной реакции канала связи, суг/1маторы 4, перемножители 5, регистр б сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель 11.

/ Устройство работает следующим

образом.

Сигнал с выхода канала связи поступает на вход расщепителя 1, на выходе которого за счет синхронного детектирования с взаимно ортогональдыми гетеродинными напряжениями образуются квадратурные компоненты X и У входного сигнала. Эти компоненты поступают на вход многоотводной линии 2 задержки в виде напряжений,

постоянных на тактовом интервале Т и сменяемых на границе между соседними интервалами. Таким образом, на протяжении интервала обработки Т с выходов много отводной линии 2 задержки на входы сумматоров 4 в застывшем виде подаются N отсчетов компоненты входного сигнала. Далее вводятся следующие обозначения: X. - отсчет компоненты сигнала X | на i -м тактовом интервале в К-м отводе многоотводной линии задержки (, 2 ... N , счет отводов ведется справа налево ); ( - помеха; е,Х отсчет компоненты реакци канала (, 2 ...Ы, счет -ведется в естественной временной последовательности); а - знак i-и информационной посылки, реакция канала на которую целиком укладывается в многоотводной линии 2 задержки. В блоке 3 оценки импульсной реак ции канала связи производится оценка отсчетов р данной компоненты реакции канала. Эти оценки в форме Г едленно меняющихся сигналов поступают с выходов блока 3 на вторые входы перемножителей 5, которые помимо аналоговых {вторых входов, со держат дискретные (первые ) входы-и могут быть выполнены в виде электро ных ключей, подающих отсчеты реакци с выходов блока 3 на входы сумматоров 4 то с положительным, то с отри цательным весом, в зависимости от знака управляющего напряжения на их первом входе. Перемножители 5 образуют матрицу, причем /.счет номеров строк С ведется снизу вверх, счет номеров столбцов К ведется справа налево, в диагонали объединяют пер.вые входы перемножителей. Вводя q, k- (номер диагонали , имеем для главной диагонали () е) ..С перемещением вправо вверх номер диагонали уменьшается до 1 -N , а с пе ремещением влево вниз - увеличивает ся до N- 1. В зависимости от того, с выходом какого блока (6 или 10 ) соединены первые входы перемножителей 5, они подразделяются на первые (выше главной диагонали, т.е. для q. О ) и вторые перемножители (с{, Первые перемножитёли 5 получают управление от регистра сдвига 6 - это информационные символы bi+a являю щиеся окончательными оценками для передаваемых символов с . Ъ. 01 .-2 .. ,-/-N °i in Вторые перемножители 5 получают управление от блока 10 - это информационные символы Ь.}4й, являю14иеся пробными значениями (псевдооценками для (+ц ,Чс,,- + , , ,f,2,...,N-1 , С учетом отрицательного масштаб- ного множителя, которыи может быть введен или на выходах блока 3, или в перемножителях.5, или на входах сумматоров 4, на выходах сумматоров (номер К сумматора совпадает с номером отвода многоотводной линии 2 задержки и столбца матрицы; образуются сигналы с V1 W- Подставляя (1 ) , получаем с учетом cv K-e N ,.Яех-,;-дЯех) в отсутствие помехи (U О ) и при точной оценке реакции канала связи () существует комбинация 1Ь, обращая все в 0. В блоке 7 геометрического сложения, осуществляющем сложение квадратов всех , , при этом происходит сложение нулей и на вход дискриминатора 8 поступает минимально возможный, нулевой сигнал. При наличии помехи или при неточной оценке реакции канала нуль на выходе блока 7 невозможен, поэтому в задачу дискриминатора 8 входит не регистрация нулевого сигнала, а регистрация минимума среди сигналов, последовательно поступающих на его вход с выхода блока 7. В общем случае этот минимум может иметь место при нарушении равенства bi+a а;4а Если.неравенство # ,наступило дпяс 0, т.е. на этапе принятия окончательного решения относительно % , то в устройстве в целом произойдет ошибка. Если же неравенство Ь, , наступая при (на стадии предварительного решения), то ошибки не происходит, и равенство может быть восстановлено на следующем (i+l| - м тактовом интервале. I.. При этом возможны следующие варианты:1) .на границе между (Ч-1) -м и i-м тактовыми интервалами производится установка начальных условий в блоке 10, перезапись информационного содержания (счет ведется справа налево) в регистр сдвига 6 и сдвиг информации в нем на один разряд вправо. Эти операции происходят при поступлении тактового импульса. При . этом информация последовательно перемещается в блоке 10 и в регистра .сдвига б, которые образуют единый однотактный сдвигающий регистр из (2N -1 ) ячеек, на вход которого заведен один из двоичных уровней. 2,) & течение (-го тактового интервала на тактовые входы блока 10

и регистра сдвига 6 не поступает никаких импульсов, но на вторые входы блока 10 с выходов распределителя 11 один за другим поступает цепочка 2 N импульсов. При этом каждый нечетный импульс поступает также на второй вход триггера 9, устанавливая его в состояние 1 (входЗ), Таким образом, триггер 9 в течение тактового интервала N раз будет установлен в состояние 1, Блок 10 выдает соответствующий сигнал, в результате чего изменится на противоположный управляющий сигнал Ъ ,-+о на первых входах перемножителей 5, примыкающих к соответствующей t), -и диагонали ( с, /О 1, Это один из шагов перебора (пробой. Если очередная проба приводит к снижению сигнала на выходе блока 7 геометрического еложенин, то на выходе дискриминатора Б возникает импульс, который поступает на первый вход триггера 9 и восстанавливает его в нулевое состояние (вxoдR). При этом на второй вход блока 10 с выхода триггера 9 поступает нулевой сигнал, который препятствует продвижению очередного четного импульса. Таким образом, состояние в блоке 10, приведшее к снижению сигнала на выходе блока 7, сохраниется. Если же очередная проба не приводит к снижению сигнала на выходе блока 7, то дискриминатор 8 не формирует импульс, триггер 9 остается в состоянии 1, и очередной четный импульс поступает в блок 10, возвращая соответствующий элемент в нем в исходное состояние, соответствующее начальному условию, задан-ному на первом этапе (сдвиг). Эти также один из шагов перебора (воз врат ), Таким образом, операция пробы осуществляется в элементах б лока 10, а возврат осуществляетсятогда, когда предыдущая проба не приводит к снижению сигнала на выходе блока 7 . В результате происходит целенаправленный перебор чисел т приводящий к уменьшению отличия формируемого в матрице ожидаемого сигнала от приходящего канального сигнала, а следовательно к уменьшению отличия комбинации , } На тактовом интервале происходй-Г подбор наилучишх значений для Ън при всех . Однако лишь Ъ (, 01 в качестве оценки а- транслируется в регистр сдвига б и больше не подвергается перебору. Прочие , (q, О ) с очередным тактовым импульсом передаются в блок 10 в качестве начального условия и снова подвергаются операциям пробы и, по необходимости, возврату. Формально происходит следующее: на (i-N +1) -м тактовом интервале в блоке 10 записывается исходное двоичное значение в качестве произвольной оценки Ъ,- для а., Первая проба изменяет значение этой оценки на противоположное, и в зависимости от исхода вычисления расстояния в блоке 7 происходит или не происходит возврат. На (i-Ы +2) -м тактовом интервале полученное значение Ъ перемещается в блок 10 и снова подвергается операции проба - возврат ino необходимости ). Так происходит N раз. На 1-м тактовом интервале производится последняя проба и, возможно, возврат, после чего на (i +1J тактовом интервале Ъ оказывается в первой ячейке регистра 6 сдвига и больше не изменяется. Одновременно с описанными явлениями приход каждого тактового импульса приводит к сдвигу значений аналоговых уровней компоненты сигнала в многоотводной линии 2 задержки. Таким образом, если на некотором i-м тактовом интервале достигнуто практически нулевое (минимальное) значение расстояния, зарегистрированное блоком 7, то с приходом (i +1 ) -го тактового импульса происходит общий сдвиг вправо столбцов матрицы как по выходам многоотводной линии 2 Зс1держки, так и по диагоналям, причем самый правый столбец исчезнет, но появится новый, самый левый. Вклад первых (N-11 столбцов и соответственно выходов сумматоров 4 (считая справа/ в общую геометрическую сумму остается прежним (практически нулевым ) и задача очередного этапа перебора сведется к тому, чтобй свести .к минимуму вклад нового,. N-ro столбца. При-малых помехах И точном измерении реакции канала в блоке 3 решение этой задач-и происходит на пер-; вом же шаге проба - возврат в левом нижнем перемножителе (диагональ с . Я/ N -1 . При наличии помех и погрешности оценки первый шаг перебора может привести к фиксированию ложного значения для .(||В блоке 10. Однако прежде, чем это значение продвинется вправо до регистра сдвига 6 оно претерпит еще (N-1 )-кратную пробу, постепенно переходя на диагонали с все большим весом и будет фит сироваться с все большей достоверностью.

I Следует подчеркнуть, что одним

из существенных отличий предлагаемого устройства от прототипа является наличие связи от дискриминатора 8 к триггеру 9, являющемуся частью схемы укороченного перебора. Эта связь замыкает кольцо обратной связи в устройстве и позволяет достичь цель изобретения - обеспечить направленный, ускоренный поиск наиболее правдоподобной комбинации информационных симвалов. При этом воспроизводится

неполный перебор вариантов комбина.ций. Учитываются лишь те комбинации, которые являются ближайшими к наиболее правдоподобной. Такой режим нельзя реализовать в прототипе, как бы он ни был построен. Кроме того, устройство по прототипу представляет собой разомкнутую систему и не может осуществить целенаправленный перебор, а попытки сокращения числа перебираемых вариантов неизбежно будут приводить к пропуску правильных комбинаций и падению достоверности демодуляции.

Таким образом технико-экономические преимущества предлагаемого устройства перед аналогичными техническими решениями заключаются в повышении быстродействия устройства демодуляции, что в свою очередь позво лит.при заданном объеме аппаратуры осуществлять передачу информации с большей скорость-ю или осуществлять

обработку сигнала в каналах связи с большим временныгл рассеянием. Кроме того, предлагаемое устройство инвариантно к структуре многолучевого канала, что, в свою очередь, позволяет использовать для связи более широкий диапазон рабочих частот, В отсутствие помех устройство обеспечивает безошибочный прием (Отсутствует несократимая вероятность ошибки)и обеспечивает минимально возможную задержку сигнала, определяемую интервалом обработки.

УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДВОИЧНЫХ СИГНАЛОВ, содержащее расщепитель сигнала на низкочастотные компоненты, выход которого подключен к входу многоотводной линии задержки,, выходы которой соединены с одними входами сумматоров и с входом блока оценки импульсной реакции канала связи, выходы которого соединены с первыми входами перемнйжителей, выходы которых подключены к другим входам сумматоров, выходы которых соединены с входами блока геометрического сложения, выход которого подключен к первому входу дискриминатора, при этом выходы регистра сдвига соединены с вторыми входами одних перемножителей, а вторые входы других перемножителей соединены с выходами блока формирования комбинаций двоичных символов, соответствующий выход которого подключен к первому входу регистра сдвига, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены триггер и распределитель, выходы которого подключены к одним входам блока формирования комбинаций двоичных символов и к первому входу триггера, второй вход которого соединен с выходом сл дискриминатора, второй вход которого соединен с вторым входом регистра с: сдвига, с тактовым входом распределителя и с тактовым входом блока формирования комбинаций двоичных символов, другой вход которого соединен с выходом триггера. sj 00 да О) го