Управляемая линия задержки Советский патент 1984 года по МПК H03K5/153 

Изобретение относится к импульсной технике и предназначено для задержки импульсрв на время, намного превышающее период их следования, с возможностью изменения времени эа /(ержки в процессе работы, Известна управляемая линия задер ки, содержащая К уЭлов задержки, каждый из которых содержит линию за держки, вход которой подключен ко входу узла задержки и к информацион ному входу ключа, а выход к одному из входов элемента ИЛИ, выход которого через формирователь подключен к выходу узла задержки, а второй вход - к выходу ключа, управляющий вход которого подключен к выхойу со ответствующего разряда управляющего регистра, при этом,линия задержки в каждом узле задержки соответствует определенному разряду регистра и им ет задержку, пропорциональную его весу l. Недодтатком этого устройства является невозможность изменения времени задержки в процессе работы линии задержки без искажения задерживаемого импульса, находящегося в ли нии задержки в момент изменения кода задержки. Наиболее близкой по технической сущности к предложенной является управляемая линия задержки, содержащая управляющий N-разрядный двоичный счетчик и N последовательно соединенных разрядных ячеек задержк каждая из которых постоянную линию задержки на время, пропор ционешьное весу разряда, выход которой является первым выходом разрядной ячейки задержки, первый и второй электронные ключи, информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа является вторым выходом разрядной ячейк задержки,причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, а объединенные первый и второй выходы каждой из остальных разрядных ячеек задержки являются выходом соответствующей ip -ой разрядной ячейки задержки, при этом , информационные входы младишх {И-1)разрядных ячеек задержки соединены с выходами старших п-х разрядных ячеек задержки, а информационный вх ячейки задержки старшего N-го разряда является информационным входом устройства, управляющие входы первого и второго электронных ключей каждой из разрядных ячеек задержки соединены соответственно с прямым и инверсным выходами соответ- 5 ств ющего разряда управляющего двоичного счетчика 2. Недостатком известной линии задержки является неверная задержка части импульсов (на время, отличное от заданного) при изменении двоичного кода в управляющем счетчике на единицу младшего разряда, что делает невозможным изменение времени задержки в процессе работы, и поэтому нет возможности эксплуатировать линию при выполнении некоторых задач. Это объясняется следующими причинами. Ключи последовательно соединяют линии задержки в соответствии с управляющим кодом т, записанным в счетчике m -, ...х .. х х где 5 1 либо О. При наличии в п-ом разряде счетчика логической открыт первый ключ этого разряда, а второй ключ закрыт, поэтому импульс, попавший на входы этих ключей, проходит на входы ключей следующего (n-l)-ro разряда через линию задержки 13(Л,задерживаясь на время f f, . Если- в п -ом разряде логический О, то открыт второй ключ, а первый ключ закрыт, и импульс проходит в следующий разряд без задержки. Полная задержка импульсов л-Ь , осуществляемая устройством, определяется формулой где fg - постоянная малая задержка, объясняющаяся задержкой импульсов в электронных ключах. При увеличении или уменьшении управляющего кода в счетчике на единицу младшего разряда в зависимости от текущего значения кода происходит изменение логических состояний определенного количества его разрядов (К) и положений соответствующих ключей. Это можно записать в виде формулы (V- - M N-VrsVr-SV где К принимает одно из значений ряда 1,2...N; . .Х|.. .,) га значениекода до его изменения. При этом задерживаемые импульсы. распространяющиеся в .момент изменения кода по постоянным линиям задержки разрядов с К-го по 1-ый, задерживаются на неверное время. Это происходит потому, что эти импульсы проходят постоянные линии задержки от старшего разряда до той в которой они распространялись в мо мент изменения кода, в соответствии с кодом m ,а остальные в содтветствии с кодом т+1 или п -1.Наприме если код меняется со значения т Xjj. . .0100 на Х|.. .0011, то импульсы,. р1аспространяющиеся по линий третьего разряда 13 в момент первкл10 :ёния после переключения попадают на BxuiRtJl3j и на 13 и в итоге, задерживаются д время, соот вететвуйщее коду т,х.. .0111. Целью изобретения является повыше точности задержки за счет устранения коммутационных сбоев, имеющих место при изменении во время работы управляемой линии задержки управляющего двоичного кода на выходе управляющего счетчика, определяющего время задержки, на единицу младипего разряда и периоде следования задерживаемых импульсов много меньшем времени задержки. Указанная цель достигается тем, что в управляемую.линию задержки. содержащую управляющий N-разрядный двоичный счетчик и N последовательно соединенных разрядных ячеек задержки, каждая из которых содержит постоянную линию задержки на время пропорциональное весу разряда, выход которой является первым выходом разрядной ячейки задержки, первый и второй электронные ключи,информационные входы которых объединены между собой и представляют эдин информационный вход разрядной ячейки задержки, выход первого ключа соедине с входом постоянной линии задержки а выход второго ключа является вто рым выходом разрядной ячейки задерж ки, причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, введен дополнительный элемент задержки, соединенный входом со счетным входом N-разрядного двоичного счетчика, а в каждую разрядную ячейку задержки дополнительн введены третий и четвертый электронные ключи, В-триггер, сумматор по модулю два, первый вход которого соединен с выходом соответствующего ему разряда счетчика, второй вход - с выходом следующего (п+1)-г разряда счетчика, а в старшей N-ой разрядной ячейке задержки второй вход сумматора соединен с источником напряжения, соответствующего логической единице, выход сумматора в каждой разрядной ячейке- задержки соединен с информационным входом (D-входом) соответствующего D-триггера, причем управляющие входы (С-вхо-ды) D -триггеров всех разрядов соединены с выходом дополнительного элемента задержки, управляющие входы первого и четвертого ключей соединены с инверсным выходом, а управляющие входы второго и третьего ключей - с прямым выходомD-триггера . соотв етствующей разрядной ячейки заДержки, в каходой разрядной ячейке задержки информационные входы третьего и четвертого ключей объединены между собой и образуют второй информационный вход разрядной ячейки задержки, выход третьего ключа соединен с входом соответствующей постоянной линии задержки, выход четвертого ключа подключен к выходу второго ключа, первые и вторые информационные входы младших (pi-l)-x разрядных ячеек задержки соединены соответственно с первыми и вторыми выходами старших п-х разрядных ячеек задержки, причем первый и второй информационные входы ячейки задержки старшего п-го разряда объединены и яв51яются входом устр йства. В отличие от известного устройства управление ключами осуществляется не непосредственно кодом Х.. ..X,, ...ХлХ., пропорциональным требуемой задержке (с выхода управляющего счетчика), а кодом У...У... с выходов сумматоров, определяемым по формуле при У Х,+ Х,, N N . Благодаря приведенной .схеме соединения ключей и постоянных линий задержки и управлению ключами кодом У , . .У,.. .У2У. обеспечиваются последовательное соединение линий задержки в соответствии с управляющим кодом Х,..Х... Х2Х и общая задержка сигнала, определяемая по формуле (2). При изменении управляющего кода на единицу младшего разряда и инвертировании при этом состояний К его разрядов формула (3) в коде У . . .У . . .У2У , получаемом по формуле (4), возможно инвертирование состояния только одного К-го разряда. Благодаря этому свойству, а также приведенной схеме соединения линий задержки и ключей при изменении управляющего кода во время работы устройства на единицу младшего разряда всегда осуществляется правильная задержка импульсов. На фиг.1 изображена функциональная схема управляемой линии задержки (УЛЗ); на фиг.2 и 3 - два возМОЖНЫХ состояния каждой задерживающей ячейки при различных управляющих сигналах; на фиг.4 и 5 - работа устройства на примере четьтрехре зряд ной УЛЗ. УЛЗ включает в себя управляющий двоичный счетчик 1, элемент 2 задержки и N однотипных ячеек 3 задержки. Каждая задерживающая ячейка соответствует определенному п-му разряду счетчика, поэтому рядом с номером позиции 3 проставлен номер разряда (З.г). В.состав каждой ячейки 3,1 входят первый ключ 4, второй ключ 5, третий ключ b, четвертый ключ 7, постоянная линия 8 задержки,D -триггер 9, сумматор 10 по модулю два. Линия 8 задержки имеет время задержки, пропорциональ ное весу соответствующего разряда (формула (1)). Счетчик 1 имеет счет ный вход С. Каждая задержив-зиощая ячейка 3.пимеет два информационных входа 11 и 12 и два выхода 13 и 14. Выход 13 каждой ячейки З.п соединен со входом 11 ячейки следующего млад шего разряда З.а-1 и соответственно выход 14 ячейки З. входом 12 ячейки 3.h-l. Вход 11 ячейки старшего разряда З.Л является входом УЛЗ. Выходы ячейки младшего раз ряда 3.1, соединенные между собой, являются выходом УЛЗ. Внутри каждой ячейки вход 11 соединен с информационными входами ключей 4 и 5, вход 12-с информационными входами ключей 6 и 7, выход 13 - с выходом линии 8 задержки, а выход 14-с выходами ключей 5 и 7. Выходы ключей 4 и б соединены со входом линии 8 задержки. Первый вход сумматора 10 со динен с выходом соответствующего ему 1-1 -го разряда счетчика 1 Х, а второй вход сумматора 10-с выходо (h-H)-ro разряда счетчика 1 X,,4i. В ячейке старшего разряда (3.N) вто рой вход сумматора соединен с источ ником напряжения, соответствующего логической 1 (u,,J . Выход сумматора 10 соединен с информационным входом D-триггера 9. Прямой выход D-триггера 9 {У) соединен с управляющими входами ключей 5 и 6, а инверсный его выход (У) - с управляю щими входами ключей 4 и 7. Управляю щие входы D-триггеров 9 всех разряд соединены с выходом элемента 2 задержки, вход которого соединен со счетным входом С счетчика 1. Устройство работает следующим об разом. Задерживаемые импульсы поступают на вход 1 ячейки старшего разряда 3.N. Счетные импуЛьсы подаются на вход счетчика 1, в результате чего ни его выходе имеется изменяющийся управляющий код Хр. ..... XjX. Если задержка должна изменять ся как в сторону уменьшения, так и увеличения, то необходимо применять реверсивный счетчик. Управляющий код с выхода счетчика поступает на входы сумматоров 10 всех разрядов и на их выходах образуется код Уц. . .УП .. . в соответствии с формулой (4). Счетные импульсы поступают также на вход элемента 2 задержки, а с его выхода на управляющие входы D-триггеров 9, переписывая в них код У... .У ,. . одновременно во всех ячейках. Величина задержки счетных импульсов в элементе 2 задержки такая,что перепись производится сразу после установления нового значения кода На выходах сумматоров 10. В каждой задерживающей ячейке напряжение с прямого выхода Б -триггера 9 (УП) поступает на управляющие входы ключей 5 и б, ас инверсного выхода (У)-на управляющие входы ключей 4 и 7. Поэтому, если в п-ом разряде то открываются ключи 5 и б, а ключи 4 и 7 закрываются, если , то открываются ключи 4 и 7 этого разряда, а ключи 5 и б закрываются. Таким образом, каждая задерживающая ячейка 3.п может осуществлять одну из двух операций. При задерживаемые импульсы со входа 11 ячейки З.п проходят на выход 14 через ключ 5,не задерживаясь, а импульсы со входа 12 проходят на выход 13 через ключ б и линию 8 задержки, задерживаясь на время г„ , что соответствует эквивалентной схеме ячейки, изображенной на фиг.2. При УГ,О импульсы со входа 12 проходят на выход 13 через ключ 4 и линию 8 задержки с задержкой t, а со входа 12-на выход 14 через ключ 5 без задержки, что соответствует эквивалентной схеме ячейки, изображенной на фиг.З. При неизменяющемся управляющем коде задерживаемые импульсы попадают только на один из двух входов каждой задерживающей ячейки, так как импульсы со входа УЛЗ подаются только на вход 11 ячейки старшего разряда 3.N. Импульсы последовательно проходят постоянные линии задержки тех разрядов, в которых записана , и задерживаются на время, определяемое формулой (2). На фиг.4 стрелками показана цепь, по которой движутся задерживаемые импульсы в 4-х разрядной УЛЗ при управляющем коде . При изменении управляющего кода Xj. . .Xj.. .Х. на единицу в коде У . . .У,. . .У происходит инвертирование только одного К-го разряда и соответственно состояния только одной ячейки З.К, причем К зависит от текущего значения управляющего кода. Поэтому цепь,,по которой движутся импульсы ot входа УЛЗ до входа переключившейся ячейки З.К, останется прежней, а от входа переключившейся ячейки до выхода УЛЗ импульсы начинают двигаться по новой цепи, составленной из элементов, по которым импульсы не проходили пр прежнем значении кода. В то же вре-мя импульсы, распространяющиеся в момент смены кода по линиям задержки, составляющим прежнюю цепь (с переключившейся ячейки З.К до младшей 3.1), проходят на выход УЛЗ задерживаясь на прежнее время (со- ответств5гкн«ее коду до его изменения так как на этом учас-Гке цепи не про исходит никаких переключений в ячей ках . Например ;п| й;Уменьшении в 4-х разрядной УЛЗ 5 йр&вл)ющего кода на единицу 4лaдшeгo разряда со значения т 0100 на ячейка 3-г разряда (3.3) переходит из состояния, показанного на фиг.2,в состояние, показанное на фиг.З, и при этом внутренние электрические связи элементов УЛЗ перестраиваются из состояния, показанного на фиг.4, в состояние, показанное на фиг.5. Импульсы начинают двигаться по цепи, обозначенной стрелками (фиг.З), и задерживаются на время, пропорциональное коду m ООН. При этом имSfoi I .Ч iH r-rSfc: X 4iiД/J пульсы, распространявшиеся в момент изменения кода по линии задержки 3-го разряда 3.3, продолжают двигаться по цепи/ обозначенной нафиг.5 двойными стрелками, и проходят на выход УЛЗ, задержавшись на прежнее время, пропорциональное коду . Для обеспечения правильной задержки импульсов промежуток времени Т между двумя последовательными изменениями кода на единицу младшего разряда должен быть больше текущего значения задержки й. В противном случае за время прохождения импульсом всей линии задержки может произойти переключение двух ячеек или более и импульс задержится на неверное, время аналогично тому, как это происходит в известном устройстве. Т выбирается из условия , максимальное время за держки УЛЗ. Введение в УЛЗ указанных э;1Еементов и изменение логики управления постоянными линиями задержки позволяет устранить коммутационные сбои при изменении времени задержки на один дискрет, и за счет этого повысить точность згщержки импульсов. t-и

УПРАВЛЯЕМАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая управляющий -разрядный двоичный счетчик и N последовательно соединенных разрядных ячеек задержки, каждая из которых содержит постоянную линию задержки на время, пропорциональное весу разряда, выход йоторой является первым выходом разрядной ячейки задержки, первый и второй электронные ключи, информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа является вторым выходом разрядной ячейки задержки , причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, отличающаяся тем, что, с целью повышения точности задержки, в нее введен дополнительный элемент задержки, соединенный входом со счетным входом N-разрядного двоичного счетчика, а в каждую разрядную ячейку задержки дополнительно введены третий и четвертый электронные ключи, D-триггер, сумматор по модулю два, первый вход которого соединен с выходом соответствующего ему п-го разряда счетчика, второй вход - с выходом следующего (п+1)-го разряда счетчика, а в старшей N-ой разрядной ячейке задержки второй вход сумматора соединен с источником напряжения, соответствующего логической единице,выход сумматора в каждой разрядной ячейке задержки соединен с .информационным входом (D-входом) соответствующего D -триггера, причем управляющие входы (С-входы)D -триггеров § всех разрядов соединены с выходом дополнительного элемента задержки, (П управляющие входы первого и четвертого ключей соединены с инверсным выходом, а управляющие входы второго и третьего ключей - с прямым выходом D-триггера соответствующей разрядной ячейки задержки, в каждой разрядной ячейке задержки информационные входы третьего и четвертого ключей объединены между собой и образуют второй информационный вход разрядной ячейки задержки, выход третьего ключа соединен с входом соответствующей постоянной линии задержки, выход четвертого ключа подключен к выходу второго ключа, первые и вторые информационные входы млддших (n-l)-x разрядных ячеек задержки соединены соответственно с первыми и вторыми выходами старших h-x разрядных ячеек задержки, причем первый и второй информационные входы ячейки задержки старшего N-ro разряда объединены и являются входом устройства.

Фиг.2

Фиг.З

ФигЛ ,ф4/г5

/77 6(7// -J