Вычислитель разности квадратов двух чисел Советский патент 1984 года по МПК G06F7/62 

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе систем обработки ииформации. Известно устройство для вычисления разности квадрата двух чисел, содержащее накагшивакиций сумматор, триггер и элемент И t1 Недостатком данного устройства является его малое быстродействие при обработке число-импульсных последователей, обусловлеиное предварительным преобразованием число-импульсного кода в параллельный код. Наиболее близким по технической сущности к изобретению является устройство для вычисления разности квадратов двух чисел, содержащее накапливающий сумматор, триггер управления и элемент И, первый вход которого подключен к единичному выходу триггера управления, триггер знака, сумматор по модулю два, групу элементов И, элемент задержки, счетчик и элемент ИЛИ, первый и второй входы которого соединены с соответствующими входами устройства и с соответствующими входами сумматора по модулю два, причем второй вход элемента ИЛИ соединен с вторым входом элемента И, а выход - с входом элемента задержки и вх дом второго разряда счетчика, разрядные выходы которого соединены с вторыми входами элементов И группы, первые входы которых соединены с выходом элемента задержки, а выход подключены к разрядным входам накап ливающего сумматора, выход сумматора iiro.модулю два подключен к единичному входу триггера управления, единичный выход которого поключен к третьим входам элегшнтов И выход элемента И соединен с единичньм входом триггера знака Il2 J . Недостатком известного устройства является его сложность, Целью изобретения является упро- щение вычислителя Поставленная цель достигается тем, что в вычислителе разности квадратов двух чисел, содержащем элемент ИЛИ, элемент задержки, .счет чик, сумматор по модулю два, триггер группу элементов И,,, элемент И и на капливающий сумматор, причем первый и второй входы элемента ИЛИ соединенны соответственно с первым и вторым входами сумматора по модулю два и являются ииЬормадионными входами вычислителя,второй вход элемента ИЛИ соединен с первым входом элемента И, выход которого .соединен с входом установки в 1 триггера, выход элемента ИЛИ соединен с входом элемента задержки,разрядные выходы счетчика соединены cooTBej cTseHTio с первыми входами элементов И группы, выход элемента задержки соединен с тактовым входом счетчика, выход сумматора по модулю два соединен с вторым входом элемента И, с первым разрядным входом накапливавдего сумматора и с вторьв н входами элементов И группы, выходы элеменг тов И группы соединены соответственно с разрядными входами Накапливающего сумматора, начиная с второго. На чертеже представлена функциональная схема вычислителя разности квадратов двух чисел. вычислитель разности квадратов двух чисел содержит элемент- ИЛИ 1, элемент 2 задержки, счетчик 3,.сумматор 4 по модулю два, триггер 5, группу элементов И 6, элемент И 7 и иакапливанщий сумматор 8, причем первый и второй входы элемента ИЛИ 1 соединены соответственно с первым и вторым входами сумматора 4 по модулю два и являются информационными входами вычислителя, второй вход элемента ИЛИ 1 соединен с первым входом элемента И 7, выход которого соединен с входом установки в 1. триггера 5,вь1ход элемента ИЛИ 1 соединен с входом элемента 2 задержки, выход которого соединен с тактовым входом счетчика 3, разрядные выходь счетчика 3 соединены с первыми входами элеме1гтов И 6 группы, вторые входы которых соедииены с выходом с5 1матора 4 по модулю два, вторым входом элемента И 7/ и с первым разрядным входом иакапливающего сзд матора 8, выходы элементов И 6 группы соединены соответственна с, остальными разрядными входами накапливающего сумматора 8, начиная с второго. В вычислителе используется следующее представление квадрата числа (пМV , (2i4-l| при njfrO . (1) fsO Соответственно разность каадратов двух чиселШ и (п может быть представлена в виде

ВЫЧИСЛИТЕЛЬ РАЗНОСТИ КВАДРАТОВ ДВУХ ЧИСЕЛ, содержащий элемент ИЛИ, элемент задержки, счетчик, сумматор по модулю два, триггер, группу элементов И, элемент И и накапливающий сумматор, причем первый и второй входы элемента ИЛИ соединен соответственно с первым и вто- ; рым входами сумматора по модулю два и являются информационными входами вьпгислителя, второй вход элемента ИЛИ соединен с первым входом элемента И, -выход которого соединен с входом установки в 1 триггера, выход элемента ИЛИ соединен с входом элемента эадержки, разрядные входы счетчика соединены соответственно с первыми входами элементов И группы, отличающийся тем, что, с целью упрощения вычислителя, выход элемента эадержки соединен с тактовым входом счетчика, выход cjT iMaTopa по модулю два соединен с вторым входом элемента И, с первым разрядным входом накапливаю(/} щего сумматора и с вторыми входами элементов И группы, выходы элементов И группы соединены соответственно с разрядньми BXOja,aMH накапливающего сумматора, начиная с второго. Вшод 00 ;р со {&