Интегратор Советский патент 1984 года по МПК G06G7/186 

Изобретение относится к вычислиткльной технике и может быть исполь зовано в аналоговых вычислительных машинах и аналого-цифровых преобразователях интегрирующего типа. Известен аналоговый интегратор, состоящий из входного резистора, операционного усилителя и конденсатора обратной связи Недостаток этого устройства заключается в наличии погрешности интегрирования, связанной с неидеальностью параметров операционного уси лителя: наличие напряжения смещения нуля вносит ошибку в интеграл входного сигнала. Наиболее близким по технической сущности к предлагаемому является интегратор, в котором компенсация напряжения смещения нуля осуществля ется посредством запоминания его ве личины на запоминающем конденсаторе одна обкладка которого соединена с инвертирующим входом операционного усилителя, через замыкающий ключ соединена с выходом операционного усилителя, другая обкладка через входной резистор соединена с входом интегратора, через замыкакяций ключ соединена с шиной нулевого потенциала, через последовательно включенные размыкающий ключ и интегрирующий конденсатор соединена с выхо дом операционного усилителя 2}. Недостаток известного устройства заключается в том, что напряжение на выходе операционного усилителя, который является выходом интегратор отличается от интеграла входного си нала на величину , IС с- I ;где и - напряжение смещения нул операционного усилителя С.,С„ - емкость интегрирующего и запоминающего конденсаторов соответственно. Целью изобретения является повышение точности интегрирования. Поставленная цель достигается те что в интегратор, содержащий операционный усилитель, инвертирующий вход которого через первый замыкающий ключ соединен с выходом операционного усилителя, являющимся выходом интегратора, интегрирующий конденсатор, одна обкладка которого подключена к выходу операционного усилителя, а другая через первый размыкающий ключ соединена с первой обкладкой первого запоминающего конденсатора, подключенного второй обкладкой к инвертирующему входу операционного усилителя, общий вывод первого размыкающего ключа и первого запоминающего конденсатора через первый масштабный резистор соединен с входом интегратора и через второй замыкающий ключ - с шиной нулевого потенциала, второй масштабный резистор и третий замыкающий ключ, первые выводы которых соединены с шиной нулевого потенциала, а второй вывод третьего замыкающего ключа соединен с первой обкладкой второго запоминающего конденсатора, введены второй и третий раз &1какхцие ключи и четвертый замыкающий ключ, причем первая обкладка второго запоминающего конденсатора через второй размыканлций ключ соединена с вторым выводом второго масштабного резистора, вторая обкладка второго запоминающего конденсатора через четвертый замыкающий ключ подключена к инвертирующему входу операционного усилителя и через третий замыкающий ключ - к общему выводу первого масштабного резистора и первого запоминающего конденсатора, а неинвертирующий вход операционного усилителя соединен с щиной нулевого потенциала. На чертеже представлена функциональная схема интегратора. Интегратор содержит операционный усилитель 1, интегрирующий конденсатор 2, первый масштабный резистор 3, запоминающие конденсаторы 4 и 5, второй масштабный резистор 6, замыкающие ключи 7-10 и размыкающие ключи 11-13. Инвертирующий вход операционного усилителя через первый замыкающий ключ 7 соединен с выходом операционного усилителя, являющимся выходом интегратора, через перв1 1Й запоминающий конденсатор 4 и второй замыкающий ключ 9 соединен с шиной нулевого потенциала, через последовательно включенные третий замыкающий ключ 8, второй запоминающий конденсатор 5, и четвертый запоминающий ключ 10 соединен с шиной нулевого потенциала, через первый запоминающий конденсатор 4 и последовательно включенные второй размыкающий ключ 12, второй запоминающий 3 конденсатор 5, третий размыкаювшй ключ 11 п второй масштабный резистор 6 соединен с шиной нулевого потенциала, через первый запоминающий конденсатор 4 и первый масштабный резистор 3 соединен с входом интегратора, через первый запоминакищй конденсатор 4 и последовательно включенные первый размыкаюощй ключ 13 и интегрирукщий конденсатор 2 соединен с выходом операционного усилителя. Неинвертирующий вход операционно го усилителя соединен с шиной нулевого потенциала. С помощью ключей осуществляется два режима работы интегратора: режим запоминания напряжения смещения нуля операционного усилителя и режим интегрирования. В режиме запоминания напряжения смещения нуля ключи 7-10 замкнуты, ключи 11-13 разомкнуты. При этом ин вертирующий вход операционного усилителя 1 через ключ 7 зам 1кается с его выходом. Запоминающие ковденсат ры 4 и 5 через ключи 8-10 подключаю ся параллельно входу операционного усилителя I. Так как коэффициент усиления усилителя в этом случае равен единице, то напряжение на его выходе равно напряжению смещения ну ля. Запоминающие конденсаторы 4 и 5 заряжаются до уровня . В режиме интегрирования ключи 7-10 разомкнуты, а ключи 11-13 зам нуты. В этом случае на выходе опер ционного усилителя будет присутств вать напряжение . I (.. dU Z vs; напряжение на выход операционного усили теля ; емкость интегрирующ го 2 и запоминающих 4 и 5 конденсаторов соответственно; величина сопротивле ния первого масштаб го резистора 3} - напряжения на запоминающих конденсаторах 4 и 5 соответственно. Так как ток разряда конденсатора 5 имеет направление, противоположное току разряда конденсатора 4, напряжения на запоминающих конденсаторах определяются напряжениями U X О. % сл.-ехр(--) где Rg - величина входного сопротивления операционного усилителя 1; R - величина сопротивления резистора 6; t - время непрерывной работы интегратора в режиме интегрирования. Чтобы запоминакхцие конденсаторы за время интегрирования не успели разрядиться и тем внести ошибку в интеграл входного сигнала, должны выполняться условия R бх 2 t; R, С, t 2 3 При выполнении этих условий экспоненты с большой точностью описываются двумя первыми членами их разложения в ряд Тейлора. Тогда напряжение на выходе интегратораVx -R;e;j .. см R,C см ву 1 -1 - При и ошибки интегрирования входного сигнала, обусловленные наличием напряжения смещения нуля операционного усилителя, сводятся к минимуму. Таким образом, точность интегрирования входного сигнала повышается. Особенно эффективно использование изобретения в интеграторах на операционных усилнтелях, входные каскады которых выполнены на полевых транзисторах (так как в этом случае входные токи операционного усилителя малы и основной вклад в ошибку интегрирования вносит напряжение смещения нуля).

ИНТЕГРАТОР, содержащий операционный усилитель, инвертирующий вход которого через первый замыкающий ключ соединен с выходом операционного.усилителя, являющимся выходом интегратора, интегрирующий конденсатор, одна обкладка которого подключена к выходу операционного усилителя, а другая через первый размыкающий ключ соединена с первой обкладкой первого запоминающего конденсатора, подключенного второй обкладкой к инвертирующему входу операционного усилителя, общий вы вод первого размыкаихцего ключа и первого запоминающего конденсатора через первый масштабный резистор соединен с входом интегратора и через второй замыкающий ключ - с шиной нулевого потенциала, второй масштабный резистор и третий замыкающий ключ, первые выводы которых соединены с шиной нулевого потенциала,а второй пявод третьего замыкающего ключа соединен с первой обкладкой .f второго запоминающего конденсатора, отличающийся тем, что, с целью повьш1ения точности интегрирования, в него введены второй и третий размыкающие юточи и четверть зa яJкaкнций ключ, причем первая обкладка второго запоминающего кон§ денсатора через второй размыкающий ключ соединена с вторым выводом второго масштабного резистора, вторая обкладка второго запоминающего конденсатора через четвертый замыкаю2 щий ключ подключена к инвертируклце му входу операционного усилителя и через третий замыкаккций ключ - к общему выводу первого масштабного 00 00 резистора и первого запоминающего конденсаторА, а неинвертирующий вход операционного усилителя соединена с щиной нулевого потенциала.