Резервированная система Советский патент 1984 года по МПК H05K10/00 G06F11/20 

третьим входам соответственно элементов Р1ЛИ второй группы, выходы которьпс соединены с входами дешифратора номера отказавшего блокад выходы которого подключены к входам разрешения передачи адреса соответствуюпшх блоков обмена, информационные выходы счетчика числа отказавших блоков подключены к информационным вхо дам регистров управления первым, вторым и третьим коммутатором, выход, переполнения счетчшса числа отказавших блоков соединен с.управляющим входом этого счетчика и с первым вхо: дом первого элемента ИЛИ, выход которого соединен с входом синхрониза: Щ-1И этого счетчика, второй вход первого элемента ИЛИ соединен с выходом переполнения счетчика сбоев, первый, второй и третий входы второго элемента И.ТШ соединены с выходами первого.

ВТОРОГО и третьего блоков сравнения соответственяо5 выход, второго элемента 1-ШИ соединен с первы: входом четвертого элемента И и с входом сброса счетчика сбоев, выход четвертого элемента И соединен с счетны 1 входом счетчика сбоев, второй вход четвертого элемента И соединен с выкодом импульсов синхронизации резервируемых блоков,, выходы первого, второго и третьего блоков сравнения соединены с вторыми входами элемент И первой, второй и третьей группы, ныход первого элемента И соединен с вторыми входами элементов И пятой rpyninjij, выход второго элемента И соединен с вторыми входами 3jieMeHTOB И шестой групгал, выход третьего элемента И соедд1 ней с вторыми входами элементов И четвертой rpyniau

РЕЗЕРВИРОВАННАЯ СИСТЕМА, содержащая п резервируемых блоков, п блоков обмена, три блока сравнения, мажоритарный блок, счетчик числа отказавших блоков, первую группу элементов ИЛИ и счетчик сбоев причем адресный выход i-ro

1

Изобретение относится к цифровой вычислительной технике и может быть использовано для построения вычислительных систем повьшенной надежности.

Известно устройство 5.содержащее коммутаторы, регистры фиксации резервных блоков, элементы И, ИЛИ, регистры правления, блок управления, регистры готовности и элементы НЕ с соответствуюпц1ми связями tlj.

Недостатком этого устройства является то, что в нем можно применять только трехкратное резервирование.

Наиболее близкю техническим решением является резервированная вычислительная система, содержащая п однородных ЭВМ, мажорнтарньш блок, п групп элементов И блокировки выходов ЭВМ, п схем сравнения, п счетчиков сбоев, элемент ИЛИ, коммутатор, счетчик числа отказавших ЭВМ, две группы элементов И, п блоков.обмена , и группу элементов ИЛИ, причем выходы i-й ,п ЭВМ подключены к первым входам элементов И блокировки выходов ЭВМ i-й группы и i-M входом коммута- тора, выходы мажоритарного блока под- ключены к первым входам элементов И йервой группы, выходы которых соединены с первыми входаь и схем сравнения

2

прямые выходь; которьк подключены к входам сброса соответствуюищх счетчиков сбоев, а инверсные - к счетным входам этих .счетчиков и входам разрешения обмена блоков обмена, инверсные выходы переполнения i -X счетчиков сбоев подключены ко вторым входам элементов блокировки вь-ходов ЭВМ i-x групп, .а прямые выходы переполнения счетчиков сбоев подключены к i-M входам элемента ИЛИ, выход которого подключен к счетному входу счетчика числа отказавших ЭВМ, выходы ко--имутатора -соединены с первыми входачи элементов И второй группы, выходь которых подключены к вторым входам эле.ьентов ИЛН группы, выходы которой являются выходами системы, инверсный выход переполнения счетчика числа отказавших ЭВМ соединен с вторъй-ш входами элементов И первой групnbi,, а прямой с вторыми входами элементов II второй группы, вькоды элементов И первой группы соединены с информационными входами блоков бмена 5 выходы элементов И блокировки вьгходом ЭВМ i-й группы соединены с i-Mii входаivffl мажоритарных элементов группы L 2 о Недостатком этой системы является большой объем аппаратных затрат, а следовательно, ее сложность. Цель изобретения - упрощение резервированной системы, Поставленная цель достигается тем, что в резервированную систему, содержащую п резервируемых блоков, п блоков обмена, три блока срав нения, мажоритарный блок, счет iчик числа отказавших блоков, первую группу элементов ИЛИ и счетчик сбоев, причем адресный выход i-ro (,n) резервируемого блока соединен с информационным входом блока; обмена, вход синхронизации которого соединен с выходом импульсов синхронизации i-ro резервируемого блока, выход i-ro блока обмена подключен к адресному входу i-ro резервируемого блока, выходы мажоритарного блока подключены к информационным входам резервируемых блоков и первой группы входов первого, второго и третьего блоков сравнения, выходы элементов ИЛИ первой группы подключены к информационным входам счетчика числа отказавших блоков, введены три коммутатора, три регистра управления коммутаторами, три элемента задержк четыре элемента И, шесть групп элементов И, вторая группа элементов ИЛИ, дешифратор номера отказавшего блока и два элемента ИЛИ, причем информационные выходы i-ro i,n резервируемого блока соединены с i-ми группами информационных входов коммутаторов, выходы первого коммут тора соединены с второй группой вхо дов первого блока сравнения и первыми входами мажоритарного блока, выходы второго коммутатора соединен с второй группой входов второго бло ка сравнения и с вторыми входами мажоритарного блока, выходы третьег коммутатора соединены с второй груп пой входов третьего блока сравнения и третьими входами мажоритарного блока, выходы первого, второго и третьего блоков сравнения соединены с первыми входами первого, второго и третьего элементов И соответствен к вторым входам этих злементов.подключен выход переполнения счетчика сбоев, выходы первого, второго и третьего элементов И соединены чере первьм, второй и третий элемент задержки соответственно с входами синхронизации регистров управления первым, вторым и третьим коммутаторами соответственно, выходы этих регистров подключены к входам управ Ленин соответствующих коммутаторов и к первым входам элементов И первой, второй, третьей, четвертой, пятой и шестой группы соответственно, выходы элементов И четвертой, пятой и шестой группы подключены к первым, вторым и третьим входам соответственно элементов ИЛИ первой группы, выходы элементов И первой, второй и,третьей группы подключены к первым, вторым и третьим входам соответственно элементов ИЛИ второй группы, выходы которых соединены с входами дешифратора номера отказавшего блока, вькоды которого подключены к входам разрешения передачи адреса соответствующих блоков обмена, информационные выходы счетчика числа откаэавших блоков подключены к информационным входам регистров управления первым, вторым и третьим коммутатором,- выход переполнения счетчика числа отказавших блоков соединен с управляющим входом этого счетчика и первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации этого счетчика, второй вход первого элемента ИЛИ соединен с выходом переполнения счетчика сбоев, первый, второй и третий выходы второго элемента ИЛИ соединены с выходами первого второго, третьего блока сравнения соответственно, выход второго элемента ИЛИ соединен с первым входом четвертого элемента И и с входом сброса счетчика сбоев, выход четвертого элемента И соединен с счетным входом счетчика сбоев, второй вход четвертого элемента И соединен с выходом импульсов синхронизации ре-г зервируемых блоков, выходы первого, второго и третьего блока сравнения соединены с вторыми входами элементов И первой, второй и третьей группы, выход первого элемента И соединен с вторыми входами элементов И пятой группы, выход второго элемента И соединен с вторыми входами злементов И шестой группы, выход третьего элемента И соединен с вторЕ 1Ми входами элементов И четвертой группы. На чертеже приведена структурная схема резервированной системы из п резервируемьрс блоков (под резервируемым блоком в данном случае предполагается достаточно сложное вычислительное устройство, содержащее элеме ты памяти; для определенности будем считать, что этим блоком является ЭВ Резервированная система содержит резервируемые блоки Ц,...,1, блоки 2.,...,2 обмена, первый, второй и третий блоки 3-5 сравнения, соответственно мажоритарный блок 6, счетчик 7 числа отказавших блоков, первую . группу 8 элементов ИЛИ, счетчик 9 сбоев, первый, второй и третий комму таторы 10-12 соответственно, регистры .13-15 управления первым, вторым и третьим ком1-1утаторами соответственно первый, второй и третий элементы 16-18 задержки соответственно, первый, второй и третий элементы И 1921 соответственно, первуго-шестую группу элементов И 22-27, вторую группу элементов ИЛИ 28, дешифратор 29 номера отказавшего блока, первый и второй элементы ИЛИ 30 и 31 соответственно, четвертый элемент 32 И, выход устройства 33, Кроме того, бло 2 обмена содержит регистр 34 адреса вьщаваемых данных и группу 35 элементов И. В начальньй момент в регистр 3 загружается 1, в регистр 14 - 2, в регистр 12 - 3; при этом на выходе первого коммутатора 10 появляется информация с выходной шины первого резервируемого блока 1, на выходе второго коммутатора I1 - второго резервируемого блока 1-2., на выходе третьего коммутатора 12 - третьего резервируемого блока Ij .В счетчик 7 числа отказавших блоков загружается число 3, Счетчик 9 сбоев устанавливается в ноль. Предполагается, что все резервиру мые блоки работают синхронно и решают одну и ту же задачу. При отсутствии отказов и сбоев в резервируемы блоках Ц, Ц и Ц они выдают одинаковую информа1Що на входы коммутаторов 10-12, которая с выходов этих коммутаторов подается на выходы мажоритарного блока 6, Количество мажоритарных элементов в блоке 6 равно разрядности выходных информационных шин резервируемых блоков. К входам каясдого мажоритарного элемента подключены одноименные разряды выходов коммутаторов 10-12. Мажоритарные элементы осуществляют голосование по принципу 2 из 3. Информация с выходов мажоритарных элементов блока 6 является выходной информапией резервированной системы. Ошибка в резервируемом .блоке определяется путем сравнения информа11 1и с его выхода с восстановленной информацией с выхода блока 6, При ошибке в одном из блоков 1-,-, появляется сигнал несовпадения на выходе соответствующего блока 3-5 сравнения. На выходе элемента 31 1-ШИ при этом появляется единичный сигнал, который подается на первый вход элемента 32 И и разрешает прохождение тактового импульса на счетный вход счетчика 9, содержимое которого при этом увеличивается на единицу. Алгоритм различения отказов и сбоев в предлагаемой системе такой же, как и в прототипе. Если ошибка в резервируемом блоке повторяется m раз подряд, то считается, что он отказал, и он отключается; если ошибка повторилась меньше, чем m раз, то считается, что имел место сбой и отключение резервируемого блока не производится, В предлагаемой резервированной системе данный алгоритм реализован следующим образом. При повторении ошибок в резервируемом блоке содержимое счетчика 9 сбоев увеличивается, если все каналы выдают верную информацию, то на вьгходе элемента 31 ИЛИ появится О, который подается на вход установки в ноль счетчика 9 и обнуляет его. Разрядность счетчика 9 выбрана таким образом, чтобы при достижении им состояния m возникал,сигнал переполнения. Выходы схем сравнения 3-5 подключены к первым входам группы 22-24 элементов И соответственно. При возникновении сигнала несовпадения на выходе одного из блоков сравнения этот сигнал разрешает прохождение через соответствующую группу 22-24 элементов ИЛИ номера резервируемого блока, в котором произошла ошибка. Этот номер подается на входы второй группы 28 элементов Iinii и с иькодов этой группы на входы дегпифратора 29, на одном из вы-ходов которого, соответствующем сбившемуся резервируемому блоку, появляется единичный сигнал, которьй поступает в соответствующий блок обмена и разрешает передачу адреса ячейки памят1 из которой был выдан неверный код, через группу 35 элементов И в резервируемый блок. Этот адрес записьгоается в регистр 34 блока 2 в каждом 1 1 такте работы системы. Код адреса поступает с соответствующего выхода резервируемого блока на информацион ные входы регистра 34. На вход синхронизации этого регистра подаются тактовые импульсы, которые указывают что произошла вьщача информации на информационные выходы резервируемого блока. Эти же импульсы поступают на второй вход элемента 32 И. После тог как произошел сбой по адресу, принимаемому резервируемым блоком из соот ветствуюп(его блока обмена, записывается восстановленная информация, ко торая снимается с выходов 33 малюритарного блока 6. Таким образом, в предлагаемой резервированной системе реализован тот же алгоритм восстановления при сбое, что и в прототипе, Если ошибка на выходе какого-либо резервируемого блока повторится более m раз, то возникает сигнал переполнения счетчика 9. Этот сигнал проходит через элемент 30 ИЛИ на счетный вход счетчика 7 и увеличивает его содержимое на единицу. Кроме того, сигнал переполнения счетчика 9 поступает на вторые входы элементов 19-21 И, на первые входы которых подается сигнал с выхода блока сравнения 3-5 соответственно. При этом на выходе элементов И, который соответствует отказавшему резервируемому блоку, появляется единичный сигнал. Этот сигнал проходит через соответствующий элемент задержки и подается на. вход синхронизации подключенного к этому элементу задержки регистра. На информационные входы регистров )3-15 подается содержимое счетчика 7, а записывается оно в тот регистр на вход синхронизации которого пришел синхроимпульс, т.е, в регистр, который соответствует отказавшему резервируемому блоку, при этом на выход коммутатора, соединенного с этим регистром, коммутируется информация из резервируемого блока, номер которого содержится в счетчике 7, т.е, отказавший резервируемый блок заменяется на новый. Система продолжает отключать отказавшие резервируемые блоки до тех пор, пока не останется два исправных резервируемых блока. Разрядность счетчика 7 выбран таким образом, чтобы при достижении им состояния п-2 возникал сигнал переполнения. Этот сигнал поступает : на управляющий вход счетчика 7 и переводит его из счетного режима в ; реж1-1М приема информации с информационных шин счетчика, которые соединены с элементами 8 ИЛИ первой rpsmnbi, При этом на информационные входы счетчиков 7 через элементы 8 и одну из групп 25,26 или 27 элементов И подается номер одного из исправных резервируемых блоков. Этот номер выбирается следующим образом. Если отказал резервируемый блок, коммутируемъй первым коммутатором 10, то в счетчике 7 записывается номер резервируемого блока, коммутируемого вторым коммутатором 11. Если отказал резервируемый блок, коммутируемый вторым коммутаторйм 11, то в счетчике 7 записывается номер резервируемого блока, коммутируемого третьим коммутатором 12, Если отказал резервируемый блок, коммутируемый третьим коммутатором 12, то В счетчик 7 записывается номер резервируемого блока, коммутируемого первым коммутатором 10. Запись в счетчике 7 производится по сигналу его переполнения, которьй проходит через элемент 30 ИЛИ. Т.е. в двух из трех регистров- j. 13-15 окажутся одинаковые номера каналов, следовательно, на выходе мажоритарного блока 6 будет повторяться информация из резервируемого блока, номер которого хранится в двух регистрах управления коммутаторами. Величина задержки в элементах задержки 16-18 выбрана таким образом, чтобы синхросигнал на регистры 13-15 поступал после того, как счетчик 7 выдаст сигнал переполнения, изменит режим своей работы, и примет информацию с элементов 8 ИЛИ. Сравним предложенную резервированную систему и устройство-прототип. Дяя определенности рассмотрим восьмикратное резервирование. В известном устройстве реализован алгоритм, когда в формировании выходной информации участвует информация из всех резервируемых блоков, В этом случае наиболее просто реализуется голосование, когда значение порога на единицу меньше числа исправных резервируемых блоков, тогда устройство-прототип работает следующим образом: 7 из из из из из 4 - 2 из 3 - I. В предложенной системе алгоритм адаптации следующий: 2 из 3 -I- 5 из 3 + 4 из 3 + 3 из 3 + 2 2 из 3 + 1- из З-. Если пренебречь кратными ошибками то с точки зрения надежности эти . алгоритмы эквивалентны. Под кратной ошибкой в данном случае понимается отказ или сбой, которые имеют место в резервируемом блоке, в то время как уже есть отказавший, но не отключенный резервируемый блок. Так ка отказавшим считается блок, которы|1 вьщал опшбку 2-3 раза подряд, то время, затрачиваемое, на отключение отказавшего блока,очень мало, а вероятность кратной ошибки на несколько порядков ниже вероятности одиночной ошибки. Поэтому отбрасывание кратных ошибок не накладывает сколько-нибудь существенных ограничений на область применения предлагаемой резервированной системы. В то же время в предлагаемой системе используются мажоритарные элементы, работающие по принципу 2 из 3, т.е. наиболее простые, тогда как в известном устройстве для рассматриваемого случая необходим мажоритарный элемент, работающий по

15

28 50 64 72

4 5 6 7

45 67 94 1 13

10 2 14 16 126 принципу 7 из 8, т.е. более схюжный, В известном устройстве д,пя каждого резервируемого блока используется отдельный счетчик сбоев, их общее число равно п-кратности резервирова НИН. Так как кратные ошибки мало вероятны, то количество этих счетчиков является избыточным. Фактически во времени эти счетчики используются последовательно. Поэтому в предлагаемой системе счетчик сбоев всего один. Сравним аппаратные затраты, необходимые для реализации устройствапрототипа и предлагаемой вычислительной системы. Рассмотрим случаи п 4,5,6,7 и 8. Предположим, что резервируемые блоки выдают 8-ми разрядные слова. Аппаратные.затраты (в корпусах ИС) на реализацию известного устройства показаны в табл.1, а на реализацию предложенной резервируемой системы-в табл.2. В предлагаемой резервированной системе обеспечивается значительное сокращение аппаратньо: затрат. Таблица 1

Таблица 2