Устройство формирования резервированного сигнала времени Советский патент 1984 года по МПК G04C13/00 G01P3/489 

Изобретение относится к приборостроению, предназначено для получени резервированных сигналов высокой надежности и фазовой стабильности и может быть использовано в эталонах времени и частоты для формирования шкалы времени.

Известны устройства формирования сигналов, которые используют для формирования сигналов несколько иденти-чных хранителей частоты С. 3 и С23.

Однако известные устройства обладают недостаточной фазовой стабильностью и надежностью сформированных сигналов,

Наиболее близкой по технической сущности к изобретению является система отсчета точного времени, которая содержит три комплекта часов, состоящих из идентичных хранителей частоты, выходы которых подключены к фазируемым делителям частоты, два из которых фазируются по третьему при помощи анализаторов интервалов времени, формирователей точного времени, анал 1затора сбоев часов, распределителя кода точного времени, а также устройств индикации и аварийной сигнализации З,

Однако указанная система не произ водит усреднения фазы сигналов исходных хранителей, выходной сигнал на выходе анализатора сбоев соответствует.сигналу ведущего хранителя.

Цель изобретения - noFtbiiueHHe. фазовой стабильности резервированного сигнала.

Поставленная цель достигается тем что в устройс.тие, содержащее делитель частоты, три идентичных канала, каждый из которых состоит из последовательно соединенных хранителя частоты, преобразователя входного сигнала фазовращателя и уттравляемого ключа, при этом выходы управляем -,Ех ключей соединит, со входами логического формирователя, логический формирователь состои1 из схем логического умножения, входы которых являются его входами,а количество их равно числу сочленений из п каналов поЖ сигна;1ов в группах перемножения, причем и N /2 , п схем логического сложения, входы которых поклку ены к выходам схем лог-нческого умножения, а выходы подключены к логическому сумматору, выход которого является выходом логического формирователя, и в устройство

введены п-3 каналов, п Формирователей сигналов отключения каналов, усреднитель фазы и буферный усилитель, причем выходы каналов подключены ко входам логического формирователя, выходы схем логического сложения соединены через соответствующие формирователи сигналов отключения каналов с управляющими входами соответствующих

управляемых ключей, а выход логического формирователя соединен с усреднителем фазы, первый выход которого подключен ко входу буферного усилителя, а второй выход - ко входу делителя частоты.

На фиг, I представлена структурная схема устройства формирования резервированного сигнала времени; на фиг, 2 - иллюстрация процесса логического суммирования сигналов с предварительным логическим умножением, происходящего в логическом формирователе.

Устройство содержит п каналов, в каждом из которых 1.1-l.n - идентичHbfe хранители частоты, 2 . 1-2 . h преобразователи входных сигналов, 3.1-З.п фазовращатели, .-4.п управляемые ключи, 5 - логический формирователь, 6 - усреднитель фазы, 7 - буферный усилитель, 8 - делитель частоты, 9.1-9.П - формирователи сигналов отключения каналов, Логич ;ский формирователь состоит из 10,110,C|v4 схем логического умножения, 11.1-11.П схем логического сложения, логического сумматора 12.

Выходы каждого из фазоврашателкй 3il-3.r( имеют вывод для подключения контрольного разъема, выход каждого формирователя сигналов отключения каналов 9.1--9.0 имеет вывод для подключения сигнализации.

Хранители частоты 1.1-l.n подключены ко входам преобразователей входного .сигнала 2.1-2, п, выходы которых подключены ко входам фазовращателей 3,1-З.п . Выходы фазовращателей подключены к одному из входов управляемых ключей 4,1-4,п ,

Выходы каждого из управляемых ключей подключены к входам логического формирователя 5, выход которого подключен к входу усреднителя 6 фазы резервированного сигнала, к входам которого подключены буферный усилитель 7 и делитель частоты 8. Выходы упранляемых ключеГ) А.,п подключены ко входам логическосо фор мирователя 5. Выходы схем ll.i-ll.n подключены к входам схемы сумматора 12, Кроме того, выходы 11.1-1 i.п подключены к входям формирователей 9.1-9.П сиг налов отключения каналов соответствен но, выходы схем 9.1-9.П подключены к управляющим входам ключей 4,1-А.п . Устройство работает следующим .образом. Сигналы синусоидальной формы с выходов хранителей частоты .1-1.п поступают на входы преобразователей входных сигналов 2,1-2,п которые преобразуют сигналы синусоидальной фор(,1 в прямоугольные импульсы с частотой 1,0 МГц и длительностью 100 не, которая определяется временем допустимого расхождения фаз сигналов хранителей частоты. Затем сигналы поступают на фазовращатели 3,l-3.ti , при помощи которых производится взаимная фазировка сигналов. Индикация фазиронки производится при помощи любого стандартного измерителя интервалов времени, подключаемого к контрольным разъемам. Сфазированныс сигналы с фазовращателей поступают на входы управляемых ключей 4,1-А.п , которые служат для отключения соответствующего канала от логического формирователя при исчезновении входного сигнала . или временном расхождении фазы данного сигнала с остальными на величину большую, чем ширина импульса. Управление ключами производится вручную и автоматически. С выходов замкнутых управляемых ключей сигналы поступают на логический формирователь 5, предназначенный для формирования резервированного сигнала из нескольких исходных. Сигналы, поступившие иа логический формирователь, логически перемножаются на схемах 10. 1-10. С JJ , которые реализованы на логических элементах И Перемножение сигналов необходимо для того, чтобы при дальнейшем логическом сложении исключить сигналы, временное расхождение между которыми наибольшее в данный момент (фиг.2), С выходов схем 10. 1-10.С сигналы поступают на схемы Il.l-Il.n, реализованные на трехвходовых логических лeмef(тax Ш1И, -шссь пронсхолт логиеское сложение в cлcдyюlц. порядке, В результате на выходе каждой ит хем Il.l-Il.h образуется импульсный игнал, наличие которого соо1вптствут тому, что сигнал данного канала ерекрывается по времени хотя бы с одним из сигналов, поступающих на логический фор шроватсль. С выходов схем 1.1-1.п сигналы поступают на логический сумматор 12. В результате логического суммирования сигналов, на выходе сумматора 12 образуется резервированный импульс гый сигнал, длительность которого равна временному интервалу, перекрываемому импульсами, оставшимися после исключения импульсов, имеющих наибольшее временное расхождение. Кроме того, сигналы с выходов схем 11.1-11.П поступают на входы формирователей сигналов отключения каналов 9.1-9.ri . Эти окемы преобразуют входные сигналы н постоянное напряжение, которое поддерживает соответствующие управляемые ключи в замкнутом состоянии, и сигнализируют прохождение сигнала данного канала Через логический формирователь. С выхода логического сумматора 12 сигнал поступает на усреднитель фазы6, реализованный как узкополосный/ частотнь(й фильтр, который преобразует входной импульсный сигнал в синусоидальный сигнал с фазой, соответствующей среднему значению фаз сигналов, образовавших этот импульсюзтй сигнал. Затем с одного выхода усреднителя фаз 6 сигнал поступает на вход буферного усилителя 7, который образует выходной сигнал устройства с частотой 1,0 МГц. С другого выхода усреднителя фаз сигнал поступает на вход делителя частоты 8, который формирует выходной сигнал устройства с частотой I,О Гц, Предлагаемое функциональное выполнение устройства формирования резервированного сигнала позволяет получить резервированный сигнал высокой фазовой стабильности за счет того ,что фаза выходного сигнала имеет среднее значение фаз сигналов, оставшихся после исключения других сигналом, имеющих наибольшее временное расхождение в данный момент, причем при ичменснии частоты сигнала любого и: исjJ092A59«

ходнык храяитеяей-. автоматически от- ходного сигнапа. и, таким образом, по ключае1ся данный канал т.е. исключа вышается фазовая стабильность рёзервнется его влиАШ1е на стабильность вы- рованного сигнала.

УСТРОЙСТВО ФОРМИРОВАНИЯ РЕЗЕРВИРОВАННОГО СИГНАЛА ВРЕМЕНИ, содержащее делнтель частоты,три идентичных канагта, каждый из которых со стоит из последовательно соединенных хранителях частоты, преобразователя входного сигнала, фазовращателя и управляемого ключа, при этом выходы управляемых ключей соединены со входами логического формирователя, отличающееся тем, что, с целью повьопения фазовой стабильности резервированного сигнала, логя-. ческий формирователь состоит из схем логического умножения, входы .которых являются его входами, а количество их равно числу сочленений из п каналов по N сигналов в группах перйчножения, причем п 3 и N7,2,п схем логического сложения, входы которых подключены к выходам схем логического умножения, а тлсоды подключены к логическому сумматору, выход которого является выходом логического формирователя, и в устройство введены П -3 каналов, п формирователей сигналов отключения каналов, усреднитель фйэы и буферный усилитель, причем выходы каналов подключены ко входам г логического формирователя, выходы схем логического сложения соединены через соответствующие формирователи сигналов отключения каналов с управляющи 0 входами соответствующих управляемых ключей, а выход логического формирователя соединен с усреднителем фазы, первый выход которого подключен о со ко входу буферного усилителя, а второй выход - ко входу делителя частоN9 4 СП (UD ты.

-1 I «ч п«Г1 ГЯ ±У Lii I i I «

I

X/-;riVXPXjV f-yvWf2-X3V5t2-X4H I

X1,X2,K3.J(V-UH/tyMCbi Входнш

I

//J-X