Корреляционное устройство Советский патент 1984 года по МПК G06F17/15 

f 11 Изобретение относится к цифровым системам передачи и автоматической о работки данных и может быть исполь-. зовано для синхронизации кодовых сло в цифровых системах передачи данных. Известны коррел ционные устройств для кодовых комбинаций из потока циф ровой информации. Существуют два спо соба построения таких устройств: аналоговый и цифровой. Известно корреляционное устройств в котором цифровая бинарная информация проходит через многоразрядный последовательный регистр сдвига. Каждый разряд регистра имеет два выхода:прямой и инвертированный. С помощью схемы сравнения принятая информация поразрядно сравнивается с опорным словом. При совпадении разрядов формируется Единица, при несовпадении - Нуль. Выходы схемы сравнения подключены к аналоговой суммирующей схеме, которая формирует сигнал с амплитудой, пропорциональ- . ной весу комбинации, поступающей на ее вход. Этот сигнал подается на компаратор, где сравнивается с пороговым напряжением. В результате срав нения принимается решение об обнару жении кодового слова СПНедостатками данного устройства являются.необходимость предварительной настройки порога и обеспечения его стабильности в течение длительного времени.. Наиболее близким по технической сущности к предлагаемому является корреляционное устройство, содержащее триггерный регистр, выходы триггеров каждого разряда которого соеди нены с разрядной схемой совпадения, второй вход которой соединен со схемой задания значения разрядного кола, выходы схемы совпадения подключены к входу ключа совпадения коДов, и через инвертор - к входу ключа несовпадения кодов, триггер блокировки ключей, разрядные линии задержки, схему ИЛИ и счетчик импульсов, приче входы ключей совпадения и несовпадеНИН кодов в каждом разряде соединены между собой, один из входов ключа несовпадения последующего разряда со единен с выходом ключа совпадения предыдущего разряда, второй вход кгпо ча несовпадения соединен с выходом линии задержки предыдущего разряда, подключенной входом х разрядному клю чу несовпадения, триггер блокировки подключен ко всем ключам, первый его вход соединен с источником импульсов опроса, второй вход подключен к счетчику, соединё1гному с выходом ключа совпадения старшего разряда, второй вход счетчика подключен к схеме ИЛИ, соединенной с выходами разрядных линий задержки 12а. В указанном устройстве при реализации его на интегральных микросхемах каждый разряд содержит не менее дзхх корпусов (по четверти корпуса приходится на триггер, регистра сдвига, схему совпадения кодов - сумматор по модулю два и инвертор, каждый раз.рядный ключ содержит двухвхоловый элемент ИЛИ и тре;хвходовый элемент И, а линия задержки может быть выполнена на двух триггерах 0,5 - 1 корпуса), причем на разрядные ключи совпадения и несовпадения приходится не менее одного корпуса, что при большом числе разрядов усложняет устройство, делает его громоздким и понижает надежность. Кроме Того, при большом числе разрядов и ненормированности времени задержки импульса в разрядных ключах совпадения и несовпадения кодов и в разрядных линиях задержки время задержки импульса синхронизации на выходе устройства относительно импульсов опроса на входе устройства не одинаково в устройствах, выполненных по одной и той же схеме, что при высокой скорости передачи информации (малой длительности элемента информации) может оказаться существенным недостатком устpoi CTBa. Цель изобретения - упррщение устройства и повышение его надежности. Указанная цель достигается тем, что в корреляционное устройство, содержащее первый элемент И, элемент ИЛИ, первый регистр сдвига, информационный вход которого является информационным входом устройства, а разрядные выходы соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых подключены к соответствующим выходам наборного поля, а выходы элементов И первой группы соединены с первыми входами соответствующих элементов И второй группы, счетчик, выход которого соединен с первым входом триггера блокировки, второй вход которого является первым тактрвым входом устройст ва, а выход соединен с первым входом второго элемента И, выход которого я ляется выходом устройства, введен второй регистр сдвига, тактовый вход которого объединен с первым входом первого элемента И и является вторым тактовым входом устройства, а установочный вход объединен с установочными входами счетчика и первого регистра сдвига и подключен к втором входу триггера блокировки, разрядные выходы второго регистра сдвига соединены с вторыми входами соответству ющих элементов И второй группы, выхо ды которых соединены с соответствующими входами элемента ИЛИ, выход кот рого соединен с вторым входом первого элемента И, выход которого соединен с тактовым входом счетчика, вто рой вход второго элемента И соединен с выходом старшего разряда второго регистра сдвига. На чертеже приведена блок-схема устройства. Устройство содержит регистр 1 сдв га, содержащий г разрядов, набор- . ное поле 2, первую и вторую группы элементов И 3 и И 4, второй регистр 5 сдвига, содержащий (r+l) разрядов, элемент ИЛИ 6, первый элемент И 7, счетчик 8, триггер 9 блокировки и второй элемент И 10. Вход 11 является функциональным входом устройства, на который поступает текущий код, вход 12 -первым тактовым входом устройства, на который подаются тактовы импульсы для продвижения текущего года в регистре 1 сдвига. Вход 13 является вторым тактовым входом устройства, выход 14 - выходом устройства. Элемент задания кода может быть вьшолнен в виде переключателя. , Устройство работает следующим образом. Перед началом работы с помощью наборного поля 2 на элементы И 3 подаются потенциалы в соответствии с кодом синхронизации, подлежащим выделению, Текущий код поступает на вход первого регистра 1 сдвига. В промежутках времени между тактовыми импуль сами, поступающими на тактовый вход первого регистра 1 сдвига, установочные входы счетчика 8 и второго регистра 5 сдвига (вход 12) и второй вход триггера 9 блокировки, счетчик 8 и триггер 9 удерживаются в исходном состоянии, а под действием тактовых импульсов, поступающих на тактовый вход второго регистра 5 сдвига (вход 13), в первый разряд последнего записывается единица, в остальные разряды - нули. Элемент И 10 открыт по первому входу 15. Ма время действия тактового импульса н-а входе 12 счетчик 8 перек.аючается в счетный режим, а во втором регистре 5 сдвига единица последовательно проходит все разряды регистра. Для четкой работы устройства необходимо, чтобы длительность тактовых импульсов на входе 12 была больше времени продвижения единицы через .все разряды второго регистра 5 сдвига. После каждого сдвига текущего кода в первом регистре 1 сдвига на один такт осуществляется сравнение текущего кода с заданным. При несовпадении потенциалов, поступающих с разрядных выходов регистра 1 сдвига и наборного поля 2, элемент И 3 вьодает потенциал открывающий соответствующий элемент И 4 по первому входу. На вторые входы элементов И 4 последовательно подают импульсы опроса с разрядных выходов второго регистра 5 сдвига, которые проходят через открытые по первому входу элементы И 4 и через элемент ИЛИ 6 на элемент И 7 и открывают его по первому входу. На второй вход элемента И 7 поступают тактовые импульсы с входа 13 и открывают его во вторую половину такта. В результате на выходе элемента И 7 после каждого, поступления на вход 12 тактового импульса формируется серия 5коротких импульсов, число KOTOpbix равно числу несовпадения разрядов текущего и заданного кодов. Если число таких импульсов превышает пороговое число, то на выходе счетчика 8 появится импульс, устанавливающий триггер 9 блокировки в единичное состояние. При этом элемент И 10 закрывается по первому входу, а на второй его вход поступает импульс, сформированный на выходе старшего разряда второго регистра 5 сдвига. Этот импульс, длительность которого paBi ia периоду следования тактовых импульсов на входе 13, в этом случае не пройдет через закрытый по первому входу элемент И 10 на выход 14 устройства. Если же число импульсов на входе счетчика меньше порогового числа, то триггер 9 блокировки не сработает

и импульс с выхода старшего разряда второго регистра 5 сдвига пройдет через открытый по первому входу элемент И 10 на выход 14 устройства.

Импульс, появившийся на выходе 14, s является импульсом синхронизации. Общее время задержки импульса синхронизации относительно переднего фронта тактового импульса на входе 12 составляет -Ь гТо, период такто-О вызс импульсов на входе 13.

Сравнительная оценка вариантов технической реализации предлагаемого устройства и базового объекта, вы- 15

полненных на интегральных микросхемах показывает что техническая реализация предлагаемого устройства проще: количество интегральных микросхем в предлагаемом устройстве в 2 раза меньше, чем в известном (меньше на 21 микросхему). Следовательно, по сравнению с известным значительно повьшается надежность работы предлагаемого устройства, уменьшается объем аппаратуры, его стошчость, крог ме того, повышается точность временной задержки формирования импульса синхронизации на выходе устройства относительно импульса опроса.

КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО, содержащее первый элемент И, элемент ИЛИ, первый регистр сдвига, информационный вход которого является информационным входом устройства, а разрядные выходы соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых подключены к соответствуюш ш выходам наборного поля, а выходы элементов И первой группы соединены с первыми входами соответствующих элементов И второй группы, счетчик, выход которого соединен с первым входом триггера блокировки, второй вход которого является первым тактовым входом устройства, а выход соединен с первым входом второго элемента И, выход которого является выходом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит второй регистр сдвига, тактовый вход которого объединен с первым входом первого элемента И и является вторым тактовым входом устройства, а установочный вход объединен с установочными входами счетчика и первого регистра сдвига и подключен к второму входу триггера S блокировки, разрядные выходы второго регистра сдвига соединены с вторыми (Л входами соответствующих элементов И второй группы, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с тактовым входом счетчика, второй вход второго элемента И соединен с выходом старшего разряда второго регистра сдвига.