Цифровой растровый индикатор Советский патент 1984 года по МПК G01S7/12 

,ИзоОретение относится к радиотех нике и может быть применено для формирования радиолокационного изображе ния на растровом видеоконтрольном блоке телевизионного типа. Известен цифровой преобразователь развертки для радиолокационной стан ции, содержащий матричный запоминаю щий блок, вход которого связан чере буферный регистр с квантователем ра диолокационного видеосигнала, выход через цифро-аналоговый преобразователь с видёоконтрольным блоком, а у равляющий вход соединен с входным формирователем адресов и таймером, выполняющим функцию преобразования координат из полярной система в прямоугольную П . Недостатком преобразования является возможность пропуска отметок полезного сигнсша на видеоконтрольном блоке при увеличении частоты следования зондирующих сигналов. Наиболее близким техническим решением к предлагаемому изобретению является цифровой растровый индикат содержащий последовательно соединен ные датчики азимута антенны, преобразователь координат, первыйкоммутатор и матричный зaпo инaющий блок, азимутальный накопитель, информационный вход которого является входом индикатора, а координатный вход подключен к выходу преобразова теля координат, последовательно сое диненные цифро-аналоговый преобразо ватель и видеоконтрольный блок, генератор растровой развертки, выход сигнала обратного хода которого сое динен с управляющими входами преобразователя координат, первого комму татора и матричного запоминающего блока, а выход сигнала прямого хода синхронизирующим входом видеоконтрол ного блока и вторым сигнальным входом первого коммутатора 121. Однако в этом индикаторе также существует возможность пропуска отметки на видеоконтрольном блоке. Цель изобретения - повышение надежности путем снижения вероятности пропуска отображения полезного сигна ла. Поставленная цель достигается тем что в цифровой растровый индикатор, содержащий последовательно соединенные датчики азимута антенны, преобра зователь координат, первый коммутатор и матричный запоминающий .блoк азимутальный накопитель, информацион ный вход Которого, является входом ин дикатора, а координатный вход подключён к выходу преобразователя коор динат, последовательно соединенные цифро-аналоговый преобразователь и видеоконтрольный блок, генератор растровой развертки, выход сигнала обратного хода которого соединен с управляющими входами преобразователя координат, первого коммутатора и матричного запоминающего блока, а выход сигнала прямого хода - с синхронизирующим входом видеоконтрольного блока и вторым сигнальным входом первого коммутатора, к выходу азимутального накопителя подключены последовательно соединенные введенные первый буферный блок памяти, второй коммутатор и второй буферный блок памяти, выход которого соединенс информационным входом матричного запоминающего блока, выход которого через последовательно соединенные введенные третий буферный блок памяти, блок инверторов и блок сравнения соединен t управляющим входом второго коммутаЬ тора, выход третьего буферного блока памяти подключен к второму сигнальному входу второго комг« утатора и входу цифро-аналогового . преобразователя, выход первого буферного блока памяти соединен с вторым входом блока сравнения. На чертеже изображена структурная электрическая схема цифрового растрового индикатора. Цифровой растровый индикатор содержит азимутальный накопитель 1, первый, второй и третий буферные блоки 2-4 памяти, первый и второй коммутаторы 5 и 6, датчик 7 азимута антенны, преобразователь 8 координат, генератор 9 растровой развертки, матричный запоминающий блок 10, блок .11 инверторов, блок ,12 сравнения, цифро-аналоговый преобразователь 13 и видеоконтрольный блок 14. Цифровой растровый индикатор работает следующим образом. Входной радиолокационный сигнал, проквантованный как обычно, с интервалом времени, соответствующим времени распространения эхо-сигнала . на один элемент дальности, величина которого определяется требуемой точностью радиолокатора, а количество дальностью его действия, поступает в азимутальный накопитель 1 и фильтруется в каждом его Канале, соответствующем определенному элементу дальности, например, путем интегрирования, интервал которого согласован с длиной пачки эхо-сигналов. Сигнал, накопленный в азимутальном накопителе 1, переписывается в матричный запоминающий блок 10 следующим образом.Генератор 9 на выходе сигнала обратного хода формирует управляющий сигнал, интервал существования которого соответствует обратному ходу строчной развертки видеоконтрольного блока 14. Указанный управляющий сигнал переключает матричный запоминающий блок 10 в режим, разрешающий запись информации, переключает первый коммутатор 5 в режим пропускания сиг нала от преобразователя 8 и разрешает работу последнего. Преобразователь 8 получает с датчика 7 азимута антенны текущее значе ние азимута, перебирает поочередно все элементы дальности азимутального накопителя 1 и в соответствии с даль ностью R-t, определяемой номером i очередного элемента дальности, и текущим значением л азимута формирует адрес ячейки матричного запоминающего блока 10 в прямоугольных координатах X и у в соответствии с выражениемX; RtCOSoi; () у Risin, причем значения синуса и косинуса фо мируются на выходе постоянного запоминающего устройства, а значения координат xi и у - на выходах соот1ветствуюищх накапливающих сумматоров .в соответстбии с выражением .Кг + cosoi- 4R; Уг y-i-i + sina-uR, эквивалентным выражению (1) при ус ловии и R R-i - R-i-i Сформированный таким образом адрес ячейки матричного запоминающего блока 10 чере первый коммутатор 5 поступает на адресный вход матричного запоминающего блока 10. При этом из указанной ячейки мат ричного запоминающего блока 10 счит вается хранящаяся в ней информация и йоступает в третий буферный блок памяти. Если обращение к указанной ячейке происходит впервые, то в ней хранится нулевой сигнал. Если же к указанной ячейке происходит не первое обращение, то в ней хранится сигнал, записанный ранее при другом значении азимута. Одновременно в первый буферный блок 2 памяти поступает сигнал из соответствующего канала азимутального накопителя 1. Сигналы с первого и третьего буферных блоков 2 и 4 памяти поступают на сигнальные входы второго коммутатора 6 и блок 12 сравнения, причем сигнал с третьего буферного блока 4 памяти поступает на первый вход блока 12 сравнения через блок 11 инверторов. При этом на выходе блока 12 сравнения формируется сигнал, полярность которого зависит от соотнсииения сигналов в первом и третьем буферных блоках 2 и 4 памяти. Этот сигнал поступает на управляющий вход второго коммутатора 6 и дает разреше ние на пропускание через него наибол шего из сигналов в первом и третьем буферных блоках 2 и 4 памяти, который записывается во второй буферный блок 3 памяти, а с его выхода поступает в выбранную ячейку матричного запоминающего блока 10 и записывается там. Изложенный процесс переписывания информации повторяется со всеми элементами дальности азимутального накопителя 1, При этом во время прямого хода луча при строчной развертке процесс представляет собой многока . нальный по числу элементов дальности фильтр нижних частот. Время прямого хода луча при строчной развертке процесс переписывания информации прерывается, а во время обратного хода возобновляется с того элемента дальности, на котором остановился в предыдущий раз. Во время прямого хода луча при строчной развертке первый коммутатор 5 переводится в режим пропускания адреса от генератора 9. ГГоследний тфи этом формирует сигнал очередной строчной развертки видеоконтрольного блока 14 и адреса, обеспечивающие поочередное считывания информации из ячеек соответствующей строки матричного запоминающего блока 10, сигнал с которого поступает в третий буфер-, ный блок 4 памяти, а с него через цифро-аналоговый преобразователь 13 на видеоконтрольный блок 14 и отображается в виде яркостной отметки. Техническим пр,еимуществом предлагаемого устройства перед известным является то, что оно позволяет снизить вероятность пропуска отображения полезного сигнала на экране видеоконтрольного блока 14 за счет того, что в каждой ячейке матричного запоминеиощего блока 10 выделяется и фиксируется максимальный сигнал из всех сигналов, поступающих в нее при различных следующих один за другим значениях азимута. Так, например, если диаграмма направленности антенны радиолокатора составляет 1,8 или 0,5% от окружности, а угловая цена одной ячей-ки на периферий экрана также равна 0,5%/ то в среднем по экрану угловая цена одной ячейки составляет около 1% окружности, т.е. в 2 раза превышает угол диаграммы направленности антенны. При этом, если в некоторую ячейку матричного запоминающего устройства прототипа попадает сигнсШ отметки, то вероятность того, что этот сигнал захватит момент последнего обращения к указанной ячейке, составляет 0,5. Таким образом, при указанном сочетании параметров только половина отметок в среднем отображена на экране видеоконтрольного устройства. В предлагаемом устройстве сигнал отметки, попавший в некоторую ячейку э один из начальных моментов обра- щения к неЛ, уже не будет стерт последующим слабым сигналом шумового фона, а индицируется на экране видеоконтрольного блока 14. Таким образом, все отметки, находящиеся в поле обзора радиолокатора, индицируются на экране и вероятность пропуска отображения полезного сигнала падает в-2 раза.

ЦИФРОВОЙ РАСТРОВЫЙ ИНДИКАТОР, содержащий последовательно соединенные датчик азимута антенны, преобразова ель координат, первый коммутатор и матричный запоминающий блок, азимутальный накопитель, информационный вход которого является входом индикатора, а координатный вход подключен к выходу преобразователя координат, последовательно соединенные цифро-аналоговый преобразователь и видеоконтрольный блок, генератор растровой развертки, выход сигнала обратного хода которого соединен с управляющими входами преобразователя координат, первого комму-, татора и матричного запоминающего блока, а выход сигнала прямого хода с синхронизирующим входом видеоконтрольного блока и вторым сигнальным входом первого коммутатора, отличающийся тем, i4To, с целью повышения надежности путем снижения вероятности пропуска отображения полезного сигнала, к выходу азимутального накопителя подключены последовательно соединенные введенные первый буферный блок памяти, второй коммутатор и второй буферный блок памяти , выход которого соединен с информационным входом матричного запоминающего блока, выход которого через g последовательно соединенные введенные третий .буферный блок памяти блок инверторов и блок сравнения со динен с управляющим входом второго коммутатора, выход третьего буферного блока памяти подключен к второму сигнальному входу второго коммутатора и входу цифро-аналогового преобразователя, выход первого буферного блока памяти соединен с вторым входом блока сравнения.

О-