Регистратор сигналов с усреднением Советский патент 1984 года по МПК G01D9/42 

1 Изобретение предназначено для регистрации сигналов на самописце и может быть использовано в геофиз ке, в частности при геоакустически и сейсмических исследованиях. Известно устройство вывода графи ков, которое содержит два регистр выходы которых через устр(йство сравнения- кодов, усилитель, следящи двигатель и редуктор подключены к направляющему винту лентопротяжног механизма, последний через преобразователь вал - число подключен к входу первого регистра. Недостатком зтого устройства является его низкое быстродействие тлк как оно содержит механические узлы: следящий двигатель, редуктор и направляющий винт. Известно также устройство для цифровой регистрации сейсмических волн, содержащее датчик, соединител ную линию, схему формирования импульса момента взрыва, усилитель и регистратор, включающий в себя аналого-цифровой преобразователь и цифроаналоговый преобразователь с пишущим прибором lj. Недостатком зтого устройства является низкая достоверность регистрируемой информации, так как в нем отсутствует возможность усред нения выводимой информации по неско ким реализациям. Наиболее близким к изобретению по технической сущности является устройство для регистрации.сейсмических волн, которое содержит схему формирования импульса момента взры с таймером и датчик с усилителем, подключенные через коммутатор, аналого-цифровой преобразователь, запо минающее устройство и Щ1фроаналогов преобразователь к самописцу Г2. Недостатком известного устройств также является низкая достоверность регистрируемой информации вследстви отсутствия возможности усреднения выводимой информации по нескольким реализациям. Целью изобретения является повышение достоверности выводимой информации посредством усреднения ее по нескольким реализациям. Поставленная цель достигается тем, что в регистратор сигналов с усреднением, содержащий аналогоцифровой преобразователь, коммутато запоминающий блок, устройство уп230равления, самописец с сигнальным выходом и таймер, введены последова тельно соединенные блок задержки сигналов, сумматор, триггер и первая схема И, последовательно соединенные вычитаюпшй счетчик, дешифратор и вторая схема И, а также компаратор, устройство управления выполнено в виде последовательно соединенных триггера, схемы 2И-ИПИ, распределителя импульсов, регистра адреса и линии задержки, причем первый вход триггера устройства управления соединен с первьм входом таймера и с выходом компаратора, второй вход - с вторым входом вычитающего счетчика, входом линии задержки, вторым входом самописца, блока задержки сигналов и триггера, выход линии задержки соединен с вторым выходом таймера, первый, второй, третий, четвертый и пятый входы схемы 2И-ШШ соответственно соединены со вторьм выходом аналогоцифрового преобразователя, с первым и вторым выходами триггера устройства управления, вторым входом первой схемы И и третьим входом триггера, с вторым выходом дешифратора, вторым входом второй схемы И и выходом самописца, второй вход распределителя импульсов соединен с третьим выходом аналого-цифрового преобразователя, второй выход распределителя импульсов соединён с вторым входом запоминающего блока,, второй выход регистра адреса соединен с третьим входом запоминающего блока, выход второй схемы И соединен с вторым входом вычитающего счетчика, вход которого соединен с выходом таймера, первый выход аналого-цифрового преобразователя соединен с первым входом блока задержки сигналов и входом компаратора, второй вход сумматора соединен с выходом запоминающего блока, выход сумматора соединен с входами коммутатора, выход которого соединен с входом запоминающего блока и первым входом самописца, выход первой схемы И соединен с вторым входом коммутатора. На чертеже представлена блок-схема регистратора сигналов с усреднением. Регистратор сигналов содержит аналого-цифровой преобразователь 1, одключенный через блок 2 задержки игналов, сумматор 3, триггер 4, схему И 5 и коммутатор 6 к запоминающему блоку 7, компаратор 8,подключенный через таймер 9,вычитающий счетчик 10,дешифратор 11 и устройств 12 управления к самописцу 13, и схему И 14. Устройство 12 управления содержит последовательно включенные триггер 15, схему 2И-ИЛИ 16, распределитель 17 импульсов, регистр 18 адреса и линию 19 задержки. Клеммы 20 и 21 являются входами устройства. Предлагаемое устройство работает следующим образом. Тактовый импульс, задержанный относительно момента возбуждения мощного акустического импульса в воде на время, равное задержке выходных кодов аналого-цифрового преобразователя 1 в блоке 2 задержки сигналов, через клемму 21 включает таймер 9. Входной геофизический сигнал, отраженньй от дна водоема и подлежащий записи на регистрирующее устройство например самописец 13, в аналоговом виде поступает на клемму 20 аналогоцифрового преобразователя 1, который преобразует его в цифровую форму. С выхода аналого-цифрового преобразователя 1 сигнал непрерывно посту пает в блок 2 задержки сигналов, вы полненный, например, на сдвиговых регистрах. В момент превьпиения вход ным сигналом установленного порогово го значения срабатывает компаратор 8 (схема сравнения кодов), выходной сигнал которого останавливает таймер 9 и устанавливает триггер 15 устройства 12 управления в единичное состояние.Выходная команда триг гера 15 разрешает прохождение импул сов конца преобразования (импульсов КП) аналого-цифрового преобразо вателя 1, информирующих устройство 12 управления о завершении операции преобразования в код очередного зна чения входного сигнала, через блок 16 на распределитель 17 импульсов. По командам распределителя 17 импульсов, вырабатываемым из тактовых импульсов генератора аналогоцифрового преобразователя 1, производится считывание информации из запоминающего устройства 7 на первый вход сумматора 3, на второй вход которого поступают задержанные в блоке 2 задержки сигналов коды входного сигнала с выхода анапогрцифрового преобразоватепя 1. Сумматор 3 производит алгебраическое сложение кодов, сумма с выхода которого через коммутатор 6 записывается в тот. же адрес запоминаю- ; щего блока 7 по командам распределителя 17 импульсов. Выходной код регистра 18 адреса, содержимое которого изменяется по одному из имнульсов распределителя 17 импульсов, определяет текущий адрес, в который производится запись результата суммирования с выхода сумматора 3. По второму импульсу конца преобразования аналого-цифрового преобразова|теля 1 очерёдное значение входного сигнала с выхода блока 2 задержки сигналов алгебраически суммируется с содержимым следующего адреса запоминающего блока 7 и т.д. В случае переполнения сумматора 3 (появление единицы в старшем разряде сумматора) устанавливается в единичное состояние триггер 4, выходная команда которого поступает на первый вход схемы И 5. Импульс переполнения регистра 18 адреса устанавливает триггер 15 в нулевое состояние, записывает содержимое таймера 9 в вычитаюший счетчик 10, запускает развертку самописца 13, запрещает вьщачу кодов на вход сумматора 3 с выхода блока 2 задержки сигналов и через линию 19 задержки устанавливает в нулевое состояние таймер 9. Каждый тактовый импульс самописца 13 проходит через схему И 14 и уменьшает выходной код счетчика 20 ка единицу. В момент равенства выходного кода счетчика 10 коду 00....О срабатьшает дешифратор (многовходовая схема И) 11, выходная команда с инверсного выхода которого закрывает схему И 14, запрещая прохождению тактовых импульсов самописца 13 на вход счетчика 10, и фиксирует время задержки отраженного от дна сигнала на самописце 13. Команда с прямого выхода дешифратора 11 разрешает прохождение тактовых импульсов самописца 13 через схему 2И-ИЛИ 16 на вход распределителя 17 импульсов, запуская последний. По командам распределителя 17 импульсов производится считьшание из запоминающего блока 7 содержимого очередного адреса на самописец 13 через сумматор 3 и коммутатор 6. Выходной код запоми-, нающего блока 7 преобразуется преобразователем код-напряжение самописца 13 в аналоговую величину, которая фиксируется на регистрирующрм устройстве 13 посредством модуляции по яркости. В случае, если триггер 4 при записи установлен в единичное состояние, срабатьшает схема И 5„выходная команда которой переключает коммута тор 6 так, что на самописец 13 и запоминающее устройство 7 записьюается информация со сдвигом на один разряд в сторону младших разрядов (деление на два). Деление на два содержимого запоминающего блока при считьшании информации исключает пер полнение сумматора 3 и запоминающего блока 7 и уменьшает влияние на. результат усреднения наиболее ранни реализаций входного сигнала, так как результат суммирования (усредне ния), считьгоаемый из запоминакицего блока 7, определяется выражением Д) Э„.,,. i iM-s- -2.titt) . + 5.fift) l,+ где fj (f , - отдельные реализации входного сигнала. Первое переполнение сумматора 3 и деление на два происходит в резуль тате суммирования Р реализаций, второе - после ( реализаций, третье - после t реализаций и т.д. Импульс переполнения регистра -18 адреса поступает на самописец 13, останавливая его, и устанавливает в нулевое состояние триггер 4. При поступлении следующего тактового импульса на клемму 21 процесс записи очередной реализации входного сигнала с алгебраическим суммированием с содержимьг запоминающего блока 7 последующим считыванием на самописец повторяется и т.д. . Введение в регистратор сигналов усреднением новых блоков - устройст ва задержки сигналов, сумматора, триггера, двУх схем, И, вычитающего счетчика, компаратора и дешифратора - позволяет повысить достоверное вьтодимой информации, так как на регистрирующее устройство выводится информация усреднения по нecкoльки реализациям в соответствии с вьфаж нием (1).

РЕгаСТРАТОР СИГНАЛОВ С УСРЕДНЕНИЕМ, содержащий аналогоцифровой преобразователь, коммутатор, запоминающий блок, устройство управления, самописец с сигнальным выходом и таймер, отличающийс я тем, что, с целью повышения достоверности выводимой информации, в него введены последовательно соединенные блок задержки сигналов, сумматор, триггер и первая схема И, последовательно соединенные вычитающий счетчик, дешифратор и вторая схема И, а также компаратор, устройство управления выполнено в виде последовательно соединенных триггера, схемы 2 И-ИЖ, распределителя импульсов, регистра адреса и линии задержки, причем первый вход Триггера устройства управления соединен с первым входом таймера и с выходом компаратора, второй вход - с вторым входом вычитающего счетчика, входом линии задержки, вторым входом самописца, блока задержки сигналов и триггера, выход линии задержки соединен с вторым входом таймера, первый, второй, третий, четвертый и пятый входы схемы 2 И-ИЛИ соответственно соединены с вторым выходом аналого-цифрового преобразователя, с первым и вторым выходами триггера устройства управления, вторым входом первой схемы И и третьим входом триггера, с вторым выходом дешифратора, вторым входом второй схемь И и выходом самописца, второй вход распределителя импульсов соединен с третьим выходом % аналого-цифрового преобразователя, второй выход распределителя импульсов соединен с вторым входом запоминающего блока, второй выход регистра адреса соединен с третьим входом запоминающего блока, выход второй схемы И соединен с вторым входом вычитающего счетчика, вход которого соединен с выходом таймера, первый выход аналого-цифрового преобразователя соединен с первым входом блока задержки сигналов и входом компаратора, второй вход сумматора соединен :А9 с выходом запоминающего блока, выход сумматора соединен с входами коммутатора, выход которого соединен с дом запоминающего блока и первым входом самописца, выход первой схемы И соединен с вторым входом коммутатора.