Аналого-цифровой преобразователь Советский патент 1984 года по МПК H03K13/20 

Изобретение относится к импульсной технике и используется в устрой ствах связи первичных преобразовате лей физических параметров с цифроBtJMH устройствами обработки автоматизированных систем управления. По ocHOBHOf-iy авт. св. 921079 известен аналого-цифровой преобразо ватель, содержащий два блока сравнения напряжений, первые входы кото рых объединены,, выход nejjBoro блока сравнения напряжений через первый формирователь импульсов подключен к входу Запись регистра памяти, выход второго блока сравнения напря жения через второй формирователь импульсов подключен к первому входу триггера, суммирующий счетчик импул сов, разрядные выходы которого подключены к соответствующим входам ре гистра памяти, четыре счетчика импульсов, блок вычитания частот, два дополнительный триггера, два ключа, конденсатор, резистор, три элемента И, элемент ИЛИ-НЕ, ждущий мультивиб ратор, два дополнительных формирователя импульсов, потенциометр, при чем первый выходпервого ключа чере резистор подключен к первому выводу потенциометра, подвижный контакт которого подключен, к второму входу второго блока сравнения напряжений, первые входы первого и второго блоков сравнения напряжений - к второму выходу первого ключа, первому выходу второго ключа и первой обкладке конденсатора, вторая обкладка которого, а также второй выход второго ключа и второй вывод потенциометра соединены с общей шиной, второй вход триггера подключен к первым входам первого и второго дополнительных триггеров, к выходу первого дополнительного формирователя импульсов и выходу и сброс суммирукяцего счетчика импульсов, выход которого подключен к второму входу второго дополнительного триггера, первые выходы три гера и второго дополнительного триг.гера - соответственно к первому и второму входам первого элемента И, выход которого подключен к первому входу элемента ИЛИ-НЕ, вторые выходы триггера и второго дополнительного триггера - соответственно к первому и второму входам второго элемента И и первым входам третьего и четвертого элементов И, выход второго элемен та И подключен к второму входу элеме та ИЛИ-НЕ, выход которого подключен к второму входу элемента ИЛИ-НЕ, . выход которого - к входу второго дополнительного формирователя импульdoB и к вторым входам третьего и чет вертого элементов И, третьи входы которых объединены, а выходы подключены соответственно к cyMMBpytomefw и вычитающему входам первого счетчика импульсов, выход второго дополнительного формирователя импульсов подключен к второму входу первого дополнительного триггера и входу ждущего мультивибратора, выход которого подключен к входу первого дополничельного формирователя импульсов, первый и второй выходи первого дополнительного триггера подключены соответственно к входам перв-ого и второго ключей, разрядные выходы первого счетчика импульсов подключены к соответствующим входам второго счетчика импульсов, а выход - к первому входу блока вычитания частот и счетному входу третьего счетчика, иготульсов, выход которого подключен к счетному входу четвертого счетчика импульсов, группа входов которого подключена к разрядным выходам суммирующего счетчика импульсов, а выход - к второпу входу блока вычитания частот, выход которого подключен к счетному входу сумглирующего. счетчика импульсов 1. Недостатком известного устройства являются его ограниченные функциональные вoз южнocти. Характеристика преобразования аналого-цифрового преобразователя линейна, что требуется только при связи линейных первичных преобразователей физических параметров с цифровыми устройствами обработки информации. На практике ряд первичных преобразователей (датчиков) обладает нелинейной характеристикой, с большой точностью аппроксимируемой степенной функцией с показателем степени 1/2 (например, виброчастотные датчики силы) или 2 (термометры сопротивлений и т.д.). Это требует в дальнейшем при обработке цифровой информации специальных устройств для возведения в квадрат или извлечения квадратного корня из двоичного кода, что приводит к увеличению габаритов устройства, его стоимости. Цель изобретения - расширение функциональных возможностей путем обеспечения степенных характеристик преобразования с показателем два или одна вторая. Поставленная цель достигается тем, что в аналого-цифровой преобразователь введены два дополнительных счетчика импульсов, счетчик-делитель частоты на два, накапливающий сумматор, дополнительный регистр памяти, дополнительный третий триггер, блок сравнения кодов, два дополнительных элемента И, первый вход первого из которых соединен с дополнительной шиной опЬрной частоты, второй вход с первым выходом блока сравнения кодов, первые входы которого соединены с входами регистра памяти, второй выход - с первыщ входом второго дополнительного элемента И, второй вход которого соединен с выходом тре тьего дополнительного триггера, а вы ход - с первыми входами дополнительного регистра памяти и третьего дополнительного триггера, второй вход которого соединен с шиной Запись, первый вход первого дополнительного счетчика импульсов соединен с выходом счетчика-делителя частоты на два и первым входом накапливающего сумматора, а второй вход - с шиной Сброс, вторым входом накапливающего сумматора. Первыми входами второ го дополнительного счетчика импульсов и счетчика-делителя частоты на два, второй вход которого соединен с выходом первого дополнительного эл мента И и вторым входом второго дополнительного счетчика импульсов, выходы которого соединены с третьими входами накапливающего сумматора, причем выходы первого дополнительног счетчика импульсов и накапливающеЪо сумматора соответственно соединены с вторыми входами блока сравнения ко дов и дополнительного регистра памяти при степенной характеристике преобразования с показателем 2 или с вт рьми входами дополнительного регистра памяти и блока сравнения кодов соответственно при степенной характе ристике преобразования с показателем 1/2. На фиг. 1 показана структурная схема аналого-цифрового преобразователя для извлечения квадратного корня на фиг. 2 - то же, для возведения в квадрат. Аналого-цифровой преобразователь содержит счетчики 1-5 импульсов (из которых счетчик 2- суммирукяций счетчик импульсов), регистр б памяти, блок 7 вычитания частот, триггеры 810 с раздельным запуском (из которых триггеры 8 и 10 - дополнительные триггеры), ключи 11 и 12, блоки 13 и 14 сравнения напряжений, конденсатор 15, элементы И 16-19, элемент ИЛИ-НЕ 20, ждущий tyльтивибpaтор 21, формирователи 22-25 импульсов, потенциометр 26, резистор 27, счетчики 28 и 29 импульсов, счетчикделитель 30 частоты на два, дополнительный накаплив.ающий сумматор 31, дополнительный регистр 32 памяти, блок 33 сравнения кодов, третий дополнительный триггер 34 и два дополнительных элемента И 35 и 36. Выход счетчика 1 импульсов соединен с первым входом блока 7 вычитания частот, выход которого соединен с входом счетчика 2 импульсов, выход которого соединен с входом счетчика 5 импульсов, второй вход которого соединен с входом счетчика 4 импульсов , а второй вход счетчика 1 импуль сов - с выходом счетчика 3 имПульсов, вход счетчика импульсов 5 соединен с входом регистра 6 памяти, входы триггера 8 - соответственно с выходом формирователя 25 импульсов и входом триггеров 9 и 10-, а выходы с входами ключей 11 и 12, выходы которых соединены с входами блоков 13 и 14 сравнения и. конденсатооа 15, вход элецента Н 16 соединен с входом элемента И 18, входы элемента И 17 с выходами триггеров 9 и 10, а выход - с входом элемента ИЛМ-НЕ, выход которого соединен с входом-элемента И 19 и входом формирователя 24 импульсов, выход которого соединен с входом ждущего мультивибратора 21, потенциометр 26 через резистор 27 соединен с входом ключа 11, первый вход дополнительного счетчика 28 с входом накапливающего сумматора 31,, а второй вход - с выходом первого элемента И 35 и входом счетчика-делителя 30 частоты на два, выход которого соединен с входом второго дополнительного счетчика 29 импульсов, выход которого соединен с дополнительным регистром 32 памяти при показателе, равном 1/2 и с входом блока 33 сравнения кода при показателе, равном 2, второй вход регистра 32 памяти соединен с выходом элемента И 36, вход которого .соединен с выходом триггера 34, выход накапливающего сумматора 31 - с входом блока 33 сравнения кодов при показателе, равном 1/2, и регистром 32 памятипри показателе 2. В основу сформирования степенной характеристики преоОразования как с показателем 2, так и 1/2, расширяющих функциональные возможности преобразователя, положена следующая закономерность нечетных чисеЛ арифметического ряда: 2 1+3 3 1+3 + 5 1+34-5 + 5 1 + 3 + 5 + 7 + 9 25 и т.д. В Общем виде для числа п - i (2i -1). Выражение (I) является алгоритмом вычисления квадрата числа п. Отсюда можно записить следуютий сшгоритм вычисления квадратного кор йя: {nJ- п iZ - i (2i -1) 0. t Преобразователь работает следующим образом. Аналоговый сигнал U поступает на первый вход блока 13 сравнения напря жений. На счетный вход счетчика 1 поступает последовательность импульсов эталонной частоты Гц , на первые входы элементов И 18 и 19 - последовательность импульсов с частотой f . В исходном состоянии при нулевых значениях аналоговой и цифровой экспонент с шины Сброс основного кана ла преобразования поступает импульс, который устанавливает накапливающий сумматор 31,счетчики 28 и 29 импульсов и триггер 34 в нулевое состояние, а счетчик-делитель 30 частоты на 2 - в состояние логической 1. Соотношение между опорными частотами fo основного канала преобразования и fj , поступающей на вход элемента И 35, (а также разрядность сче чика 2 основного канала преобразования и счетчика 29 импульсов) выбирается исходя из требуемой погрешности вычислений и равно при требуемой точности вычислений квадратного корня до к-го знака после запятой

f; 2.10 f Начало цикла преобразования опре деляет сигнал с выхода формирователя 25, который, поступая на первые входы ±риггеров 8-10, устанавливает их в исходное состояние и осуществляет сброс счетчика 2. Единичные сигналы с первых выходов триггеров 9 и 10 че рез элементы И 16, ИЛИ-НЕ 20 поступают на вторые входы элементов И 18 и 19, запрещая прохождение частоты fj через них на входы счетчика 3. Единичный сигнал с первого выхода триггера 8 замыкает ключ 11, подключающий конденсатор 15 .к источнику напряжения и,, . Одновременно начинают ся заряд конденсатора 15 через резистор 27 и набор информации в счетчике 2, начиная с нулевого значения Во время заряда конденсатора напряжение на нем изменяется по закону и Un (1 - о Ч ) где t - текущее время TQ- постоянная времени аналогового генератора (заряда конденсатора 15); е - основание натурального лога рифма. Выходной код счетчика 2 изменяется по закону (5) NO N.. (1 - .) , где NO - код, к которому стремится цифровая экспонента. Та - постоянная времени цифрового генератора.

или в частном случае, при к 2, Из выражения (.4 получаем t -Talnd - -К-) (6) и, подставив в выражение (51 , имеем N2 (l - -SJ-). (7) Ч отсюда при Т, TU получаем линейную зависимость кода в счетчике 2 от изменения напряжения на конденсаторе 15 N. -S-.U -NO -Ht., (8) При u и срабатывает блок 13 и сигнал с его выхода через формирователь 22 производит запись кода из счетчика 2 в регистр б. Одновременно при начале формирования аналоговой и цифровой экспонент сигнал Сброс снимается. Блок 33 сравнения кодов вьадает сигнал логической 1. при соотношении lOOOONi К рде н. код, набранный в счетчике 2, код на выходе накапливающегосумматора 31. После поступления первого импульса на вход счетчика 2 на выходе блока 33 сравнения кодов появляется сигнал логической 1 и импульсы с частотой fi начинают проходить на входы счетчика 28 импульсов и счетчика-делителя 30 частоты на два. После первого импульса, насчитанного счетчиком 28, на выходе счетчика-делителя 30 появляется отрицательный перепад напряжения, по которому осуществляется суммирование содержимого счетчика 28:tl1 с содержимым накапливакяцего сумматора 31 iO} . Одновременно срабатывает счетчик 29 импульсов. Так при к 2 10000И2 10000 Нз, 1, на выходе блока 33 сравнения кодов остается сигнал логической 1 и с третьим импульсом частоты f осуществляется сумглирование с содержимым накапливсцощего cyr iMaTopa 31 числа 3, с пятыг импульсом - числа 5 и т.д. После двухсотого импульса частоты fo в накапливающем сумматоре 31 появляется число 10000, что соответствует числу 100(1,00) , сосчитанному счетчиком 29 импульсов на выходе блока 33 сравнения кодов, соответственно на выходе первого элемента И 35 появляется сигнал логического и импульсы на вход счетчика 28

импульсов и счетчика-делителя 30 нь проходят.

После поступления второго импульса на вход счетчика 2 основного канала преобразования процесс повторяется, на момент окончания преобразования в счетчике 29 набрано ,число 142 (1,42) .

Преобразование происходит аналоги но до того момента пока не сравняются входные напряжение преобразователя и напряжение аналоговой экспоненты. При этом срабатыёает блок 13 сравнения напряжений, на шине Запись появляется импульс, который перебрасывает триггер 34 и на втором входе элемента И 36 появляется сигнал логической 1. По окончании преобразования на инверсном выходе блока 33 сравнения кодов также появляется сигнал логической 1, которы поступает на первый вход элемента И 36, при этом с выхода элемента И 36 на вход регистра 32 памяти поступает сигнал записи, содержимое счетчика 29 переписывается в регистр 32 и поступает на выход пр.еобразователя.

Сигнал логической 1 с выхода элмента И 36 устанавливает триггер 34 в исходное состояние, на первом входе элемента И 36 появляется сигнал логического О, запрещая прохождение импульсов записи на вход регистра 32.

По окончании аналоговой и цифровой экспонент вновь формируется сигнал Сброс и процесс преобразования в дальнейшем повторяется.

Таким образом, на выходе регистЬа 6 Памяти преобразователя форми- руется код, пропорциональный входному напряжению и,у , а на выходе регистра 32 памяти - пропорциональный корню квадратному из входного напряжения (Щу.

Аналогично осуществляется процесс возведения кода в квадрат (фиг; 2). Так как при этом к блоку 33 сравнения кодов подключены информационные выходы счетчика 29 импульсов, а выходы накапливающего сумматора 31 регистру 32 памяти, в последний записывается код, пропорциональный квадрату входного напряжения jj|n .

Значение опорной частоты при этом выбирается из соотношения

fo 2f, .

Таким образом, технико-экономическим преимуществом предлагаемого преобразователя является то, что он позволяет преобразовывать в цифровой код аналоговые сигналы как датчиков с линейной характеристикой, так и степенной с показателями 2 .или 1/2и одновременно его линеаризовывать.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ по авт. св. № 921079, отличающийся тем, что, с целью расширения его функциональных возможностей путем обеспечения степенных, характеристик преобразования с показателен 2 или 1/2, в него введены два дополнительнительных счетчика штульсов, счетчик-делитель частоты на два, накапливающий сумматор, дополнительный регистр памяти, дополнительный третий триггер, блок сравнения кодов, два дополнительных элемента И, первый вход первого из которых соединен с дополнительной миной опорной частоты, второй вход - с первым выходом блока сравнения кодов, первые входы которого соединены с входами регистра памяти, второй выход - с первым входом второго дополнительного элемен та И, второй вход которого соединен с выходом третьего дополнительного триггера, а выход - с первыми входами дополнительного регистра памяти и третьего дополнительного триггера, второй вход которого соединен с миной Запись, первый вход первого дополнительного счетчика импульсов соединен с выходом счетчика-делителя частоты на два и первым входом накапливающего сумматора, а второй вход - с плиной Сброс, вторым входом накапливающего сумматора, первыми входами второго дополнительного счетчика импульсов и счетчика-делителя частоты на два, второй вход которого (g соединен с выходом первого дополни(Л тельного элемента И и вторым входом второго дополнительного счетчика имс пульсов, выходы которого соединены с третьими входами накапливающего сумматора, причем выходы перЬого до- 2 полнитель.ного счетчика импульсов и капливающего суг1матора соответственно соединены с вторыг1И входами блока сравнения кодов и дополнительного регистра при степенной характеристике преобразования с по- . казателем 2 или с вторыми входами :л У1 дополнительного регистра памяти и блока сравнения кодов соответственно о при степенной характеристике преобразования с показателем 1/2.